Verilog HDL程序 Verilog HDL程序
資源簡介:是關于dct的Verilog HDL源代碼和測試程序
上傳時間: 2014-06-15
上傳用戶:四只眼
資源簡介:用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:王楚楚
資源簡介:用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:chenbhdt
資源簡介:用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
上傳時間: 2014-01-13
上傳用戶:gyq
資源簡介:Verilog HDL 串口發(fā)送程序,在ACTEL Fusion FPGA上實驗成功 ,和大家一起分享!^_^
上傳時間: 2016-07-17
上傳用戶:qwe1234
資源簡介:基于Verilog HDL的VGA驅(qū)動程序設計
上傳時間: 2014-12-03
上傳用戶:ljt101007
資源簡介:基于Verilog HDL的流水燈程序設計
上傳時間: 2013-12-03
上傳用戶:黑漆漆
資源簡介:基于Verilog HDL的數(shù)碼管程序設計
上傳時間: 2014-01-07
上傳用戶:zxc23456789
資源簡介:Verilog HDL程序 Verilog HDL程序
上傳時間: 2017-01-29
上傳用戶:rocketrevenge
資源簡介:vHDL語言 和Verilog HDL語言的測試程序編寫
上傳時間: 2014-01-21
上傳用戶:270189020
資源簡介:用Verilog HDL 寫的時鐘程序,在DE2上實現(xiàn)了。
上傳時間: 2017-07-11
上傳用戶:tyler
資源簡介:用Verilog編寫的fir濾波器程序,開發(fā)環(huán)境可以用ise quartus或active HDL等
上傳時間: 2015-08-21
上傳用戶:英雄
資源簡介:Verilog 編寫的I2c協(xié)議程序,用于cpld讀寫EEPROM
上傳時間: 2013-08-31
上傳用戶:csgcd001
資源簡介:一個很好的利用Verilog編程實現(xiàn)的cpu程序,一定要好好利用。
上傳時間: 2015-04-20
上傳用戶:luopoguixiong
資源簡介:Verilog 編寫的I2c協(xié)議程序,用于cpld讀寫EEPROM
上傳時間: 2015-08-08
上傳用戶:Thuan
資源簡介:本文件中包含了多個Verilog實現(xiàn)的實用小程序,幫助初學者學習Verilog語言。
上傳時間: 2016-01-07
上傳用戶:ztj182002
資源簡介:用Verilog實現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實現(xiàn)
上傳時間: 2014-01-08
上傳用戶:fhzm5658
資源簡介:用Verilog實現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運行
上傳時間: 2014-01-14
上傳用戶:sunjet
資源簡介:模數(shù)轉(zhuǎn)換器AD976采樣控制器程序Verilog實現(xiàn),基于狀態(tài)機實現(xiàn)
上傳時間: 2013-12-17
上傳用戶:ls530720646
資源簡介:實現(xiàn)了USB接口。介紹了如何使用Verilog語言實現(xiàn)USB的程序設計。
上傳時間: 2016-05-01
上傳用戶:ynwbosss
資源簡介:本程序用HDL語言實現(xiàn)閏年的判斷,在ISE8.21中調(diào)試通過,比較適合初學者.
上傳時間: 2016-07-08
上傳用戶:z1191176801
資源簡介:代碼為Verilog編寫的流水等程序,已在quartuous6.0上編譯仿真通過,下載入電路板已實現(xiàn)
上傳時間: 2016-07-11
上傳用戶:wfeel
資源簡介:一個異步的FIFO的Verilog程序,有測試程序
上傳時間: 2016-08-14
上傳用戶:1966640071
資源簡介:用Verilog語言編寫的電子琴程序.用GW48教學實驗箱仿真的
上傳時間: 2016-09-24
上傳用戶:梧桐
資源簡介:用Verilog語言編寫的電子鐘程序.是用GW48教學實驗箱仿真
上傳時間: 2016-09-24
上傳用戶:gaojiao1999
資源簡介:此程序為Verilog控制ADC的全部程序,已檢驗可以應用
上傳時間: 2016-10-08
上傳用戶:小眼睛LSL
資源簡介:Verilog寫的分頻程序,可以對輸入的頻率分頻
上傳時間: 2016-11-01
上傳用戶:wfeel
資源簡介:Verilog寫的頻率計程序的計數(shù)模塊,
上傳時間: 2016-11-01
上傳用戶:lanjisu111
資源簡介:用Verilog編寫的fir濾波器程序!
上傳時間: 2016-11-26
上傳用戶:D&L37
資源簡介:一個用Verilog編寫的總線仲裁程序。多個設備共享總線,不同設備的優(yōu)先級是變化的,保證每個設備都有公平的使用總線的機會。
上傳時間: 2014-11-21
上傳用戶:牛布牛