相 關 資 源

• 是關于dct的Verilog HDL源代碼和測試程序免費下載

  資源簡介：是關于dct的Verilog HDL源代碼和測試程序

  標簽： Verilog dct HDL 源代碼

  上傳時間： 2014-06-15

  上傳用戶：四只眼

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數乘法器的Verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中常數乘法器的Verilog HDL源文件的C程序

  標簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：chenbhdt

• 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

  標簽： Verilog HDL GF C程序

  上傳時間： 2014-01-13

  上傳用戶：gyq

• Verilog HDL 串口發送程序免費下載

  資源簡介：Verilog HDL 串口發送程序，在ACTEL Fusion FPGA上實驗成功 ，和大家一起分享！^_^

  標簽： Verilog HDL 串口發送 程序

  上傳時間： 2016-07-17

  上傳用戶：qwe1234

• 基于Verilog HDL的VGA驅動程序設計免費下載

  資源簡介：基于Verilog HDL的VGA驅動程序設計

  標簽： Verilog HDL VGA 驅動

  上傳時間： 2014-12-03

  上傳用戶：ljt101007

• 基于Verilog HDL的流水燈程序設計免費下載

  資源簡介：基于Verilog HDL的流水燈程序設計

  標簽： Verilog HDL 流水燈 程序設計

  上傳時間： 2013-12-03

  上傳用戶：黑漆漆

• 基于Verilog HDL的數碼管程序設計免費下載

  資源簡介：基于Verilog HDL的數碼管程序設計

  標簽： Verilog HDL 數碼管 程序設計

  上傳時間： 2014-01-07

  上傳用戶：zxc23456789

• Verilog HDL程序 Verilog HDL程序免費下載

  資源簡介：Verilog HDL程序 Verilog HDL程序

  標簽： Verilog HDL 程序

  上傳時間： 2017-01-29

  上傳用戶：rocketrevenge

• vHDL語言 和Verilog HDL語言的測試程序編寫免費下載

  資源簡介：vHDL語言 和Verilog HDL語言的測試程序編寫

  標簽： Verilog vHDL HDL 語言

  上傳時間： 2014-01-21

  上傳用戶：270189020

• 用Verilog HDL 寫的時鐘程序免費下載

  資源簡介：用Verilog HDL 寫的時鐘程序，在DE2上實現了。

  標簽： Verilog HDL 時鐘程序

  上傳時間： 2017-07-11

  上傳用戶：tyler

• 用Verilog編寫的fir濾波器程序免費下載

  資源簡介：用Verilog編寫的fir濾波器程序，開發環境可以用ise quartus或active HDL等

  標簽： Verilog fir 編寫 濾波器

  上傳時間： 2015-08-21

  上傳用戶：英雄

• Verilog 編寫的I2c協議程序免費下載

  資源簡介：Verilog 編寫的I2c協議程序，用于cpld讀寫EEPROM

  標簽： Verilog I2c 編寫 協議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 一個很好的利用Verilog編程實現的cpu程序免費下載

  資源簡介：一個很好的利用Verilog編程實現的cpu程序，一定要好好利用。

  標簽： Verilog cpu 編程實現 程序

  上傳時間： 2015-04-20

  上傳用戶：luopoguixiong

• Verilog 編寫的I2c協議程序免費下載

  資源簡介：Verilog 編寫的I2c協議程序，用于cpld讀寫EEPROM

  標簽： Verilog I2c 編寫 協議

  上傳時間： 2015-08-08

  上傳用戶：Thuan

• 本文件中包含了多個Verilog實現的實用小程序免費下載

  資源簡介：本文件中包含了多個Verilog實現的實用小程序，幫助初學者學習Verilog語言。

  標簽： Verilog 程序

  上傳時間： 2016-01-07

  上傳用戶：ztj182002

• 用Verilog實現的電子日歷程序,在Quartus II上編譯通過并成功實現免費下載

  資源簡介：用Verilog實現的電子日歷程序,在Quartus II上編譯通過并成功實現

  標簽： Verilog Quartus 電子日歷 程序

  上傳時間： 2014-01-08

  上傳用戶：fhzm5658

• 用Verilog實現的搶答器程序,在Quartus II上編譯通過并成功運行免費下載

  資源簡介：用Verilog實現的搶答器程序,在Quartus II上編譯通過并成功運行

  標簽： Verilog Quartus 搶答器 程序

  上傳時間： 2014-01-14

  上傳用戶：sunjet

• 模數轉換器AD976采樣控制器程序Verilog實現免費下載

  資源簡介：模數轉換器AD976采樣控制器程序Verilog實現，基于狀態機實現

  標簽： Verilog 976 AD 模數轉換器

  上傳時間： 2013-12-17

  上傳用戶：ls530720646

• 實現了USB接口。介紹了如何使用Verilog語言實現USB的程序設計。免費下載

  資源簡介：實現了USB接口。介紹了如何使用Verilog語言實現USB的程序設計。

  標簽： USB Verilog 接口 如何使用

  上傳時間： 2016-05-01

  上傳用戶：ynwbosss

• 本程序用HDL語言實現閏年的判斷,在ISE8.21中調試通過,比較適合初學者.免費下載

  資源簡介：本程序用HDL語言實現閏年的判斷,在ISE8.21中調試通過,比較適合初學者.

  標簽： 8.21 HDL ISE 程序

  上傳時間： 2016-07-08

  上傳用戶：z1191176801

• 代碼為Verilog編寫的流水等程序免費下載

  資源簡介：代碼為Verilog編寫的流水等程序，已在quartuous6.0上編譯仿真通過，下載入電路板已實現

  標簽： Verilog 代碼 編寫 程序

  上傳時間： 2016-07-11

  上傳用戶：wfeel

• 一個異步的FIFO的Verilog程序,有測試程序免費下載

  資源簡介：一個異步的FIFO的Verilog程序,有測試程序

  標簽： Verilog FIFO 程序 測試程序

  上傳時間： 2016-08-14

  上傳用戶：1966640071

• 用Verilog語言編寫的電子琴程序.用GW48教學實驗箱仿真的免費下載

  資源簡介：用Verilog語言編寫的電子琴程序.用GW48教學實驗箱仿真的

  標簽： Verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：梧桐

• 用Verilog語言編寫的電子鐘程序.是用GW48教學實驗箱仿真免費下載

  資源簡介：用Verilog語言編寫的電子鐘程序.是用GW48教學實驗箱仿真

  標簽： Verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：gaojiao1999

• 此程序為Verilog控制ADC的全部程序免費下載

  資源簡介：此程序為Verilog控制ADC的全部程序，已檢驗可以應用

  標簽： Verilog ADC 程序 控制

  上傳時間： 2016-10-08

  上傳用戶：小眼睛LSL

• Verilog寫的分頻程序,可以對輸入的頻率分頻免費下載

  資源簡介：Verilog寫的分頻程序,可以對輸入的頻率分頻

  標簽： Verilog 分頻 程序 輸入

  上傳時間： 2016-11-01

  上傳用戶：wfeel

• Verilog寫的頻率計程序的計數模塊,免費下載

  資源簡介：Verilog寫的頻率計程序的計數模塊,

  標簽： Verilog 頻率計 程序 數模

  上傳時間： 2016-11-01

  上傳用戶：lanjisu111

• 用Verilog編寫的fir濾波器程序！免費下載

  資源簡介：用Verilog編寫的fir濾波器程序！

  標簽： Verilog fir 編寫 濾波器

  上傳時間： 2016-11-26

  上傳用戶：D&L37

• 一個用Verilog編寫的總線仲裁程序。多個設備共享總線免費下載

  資源簡介：一個用Verilog編寫的總線仲裁程序。多個設備共享總線，不同設備的優先級是變化的，保證每個設備都有公平的使用總線的機會。

  標簽： Verilog 編寫 總線仲裁 總線

  上傳時間： 2014-11-21

  上傳用戶：牛布牛