相 關(guān) 資 源

• 用VERILOG編寫的數(shù)字電子鐘免費(fèi)下載

  資源簡介：用VERILOG編寫的數(shù)字電子鐘，用數(shù)碼管進(jìn)行顯示時間

  標(biāo)簽： VERILOG 編寫 數(shù)字電子鐘

  上傳時間： 2014-09-03

  上傳用戶：Miyuki

• 一個用VERILOG編寫的數(shù)字時鐘免費(fèi)下載

  資源簡介：一個用VERILOG編寫的數(shù)字時鐘，最后在8段數(shù)碼管上顯示出來，對于初學(xué)VERILOG的有一定的幫助，是一個工程文件

  標(biāo)簽： VERILOG 編寫 數(shù)字時鐘

  上傳時間： 2013-12-01

  上傳用戶：363186

• 用VERILOG編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：用VERILOG編寫的多功能數(shù)字鐘

  標(biāo)簽： VERILOG 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 用VERILOG編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了免費(fèi)下載

  資源簡介：用VERILOG編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： VERILOG rtl 編寫 網(wǎng)卡芯片

  上傳時間： 2015-03-31

  上傳用戶：lxm

• 此文件是用匯編語言編寫的數(shù)字鐘原程序免費(fèi)下載

  資源簡介：此文件是用匯編語言編寫的數(shù)字鐘原程序，它包括時鐘顯示、整點(diǎn)報時和鬧鐘部分。

  標(biāo)簽： 匯編語言 數(shù)字 編寫 程序

  上傳時間： 2014-01-08

  上傳用戶：wmwai1314

• 用VHDL編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器免費(fèi)下載

  資源簡介：用VHDL編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器

  標(biāo)簽： VHDL 編寫 數(shù)字時鐘 可變寬度脈沖

  上傳時間： 2014-12-02

  上傳用戶：xaijhqx

• 一個非常簡單的cpu設(shè)計的原代碼,是用VERILOG編寫的免費(fèi)下載

  資源簡介：一個非常簡單的cpu設(shè)計的原代碼,是用VERILOG編寫的

  標(biāo)簽： VERILOG cpu 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb

• 用VERILOG編寫的pci——rtl級。免費(fèi)下載

  資源簡介：用VERILOG編寫的pci——rtl級。

  標(biāo)簽： VERILOG pci rtl 編寫

  上傳時間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 一個用VERILOG編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡介：一個用VERILOG編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： VERILOG 編寫 模擬交通燈 控制

  上傳時間： 2014-01-21

  上傳用戶：ljmwh2000

• 一個用VERILOG編寫的編幀、解幀及碼速匹配的程序免費(fèi)下載

  資源簡介：一個用VERILOG編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

  標(biāo)簽： VERILOG 幀 編寫 程序

  上傳時間： 2015-06-22

  上傳用戶：66666

• 一個用JAVA編寫的數(shù)字時鐘源碼免費(fèi)下載

  資源簡介：一個用JAVA編寫的數(shù)字時鐘源碼，比較經(jīng)典，適合初學(xué)者參考學(xué)習(xí)。

  標(biāo)簽： JAVA 編寫 數(shù)字時鐘 源碼

  上傳時間： 2015-06-30

  上傳用戶：banyou

• 用VERILOG編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!免費(fèi)下載

  資源簡介：用VERILOG編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!

  標(biāo)簽： VERILOG 編寫 程序 計算

  上傳時間： 2013-12-25

  上傳用戶：zhyiroy

• 用VERILOG編寫的fir濾波器程序免費(fèi)下載

  資源簡介：用VERILOG編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等

  標(biāo)簽： VERILOG fir 編寫 濾波器

  上傳時間： 2015-08-21

  上傳用戶：英雄

• 用matlab編寫的數(shù)字信號處理源碼免費(fèi)下載

  資源簡介：用matlab編寫的數(shù)字信號處理源碼，包含很多常用信號分析功能，非常使用。

  標(biāo)簽： matlab 編寫 數(shù)字信號處理 源碼

  上傳時間： 2015-08-25

  上傳用戶：李彥東

• 用VERILOG編寫的risc mcu免費(fèi)下載

  資源簡介：用VERILOG編寫的risc mcu

  標(biāo)簽： VERILOG risc mcu 編寫

  上傳時間： 2015-10-25

  上傳用戶：baiom

• 用匯編語言編寫的數(shù)字時鐘程序免費(fèi)下載

  資源簡介：用匯編語言編寫的數(shù)字時鐘程序，可以進(jìn)行時間設(shè)置和鬧鈴設(shè)置等功能。

  標(biāo)簽： 匯編語言 數(shù)字時鐘 編寫 程序

  上傳時間： 2014-12-19

  上傳用戶：baiom

• uart串行口,用VERILOG編寫的.供大家參考免費(fèi)下載

  資源簡介：uart串行口,用VERILOG編寫的.供大家參考

  標(biāo)簽： VERILOG uart 串行口 編寫

  上傳時間： 2013-12-15

  上傳用戶：417313137

• 用VERILOG編寫的乒乓球游戲免費(fèi)下載

  資源簡介：用VERILOG編寫的乒乓球游戲，內(nèi)帶ps2，VGA驅(qū)動，下載到spantan3開發(fā)板上即可使用（原創(chuàng)）

  標(biāo)簽： VERILOG 編寫

  上傳時間： 2013-12-19

  上傳用戶：fandeshun

• 用VERILOG編寫的USB下載線程序 實現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實現(xiàn)狀態(tài)機(jī)免費(fèi)下載

  資源簡介：用VERILOG編寫的USB下載線程序 實現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實現(xiàn)狀態(tài)機(jī)

  標(biāo)簽： USB VERILOG JTAG 編寫

  上傳時間： 2013-12-12

  上傳用戶：洛木卓

• 用qt編寫的數(shù)字存儲示波器界面免費(fèi)下載

  資源簡介：用qt編寫的數(shù)字存儲示波器界面，是我寫的呵呵大家共同交流。

  標(biāo)簽： 編寫 數(shù)字存儲示波器

  上傳時間： 2015-12-30

  上傳用戶：wfl_yy

• 用VERILOG編寫的32位alu部件免費(fèi)下載

  資源簡介：用VERILOG編寫的32位alu部件，用于cpu制作

  標(biāo)簽： VERILOG alu 編寫 部件

  上傳時間： 2013-11-30

  上傳用戶：aappkkee

• 用JAVA編寫的數(shù)字圖像切割源代碼及其實驗報告免費(fèi)下載

  資源簡介：用JAVA編寫的數(shù)字圖像切割源代碼及其實驗報告

  標(biāo)簽： JAVA 編寫 數(shù)字圖像 切割

  上傳時間： 2016-03-03

  上傳用戶：lht618

• 用VERILOG編寫的4位ALU免費(fèi)下載

  資源簡介：用VERILOG編寫的4位ALU，由算術(shù)運(yùn)算模塊、邏輯運(yùn)算模塊、選擇模塊組成

  標(biāo)簽： VERILOG ALU 編寫

  上傳時間： 2014-01-04

  上傳用戶：Amygdala

• 用c 編寫的數(shù)字信號處理的過程 輸入你的學(xué)號 實現(xiàn)調(diào)制解調(diào) 各種濾波免費(fèi)下載

  資源簡介：用c 編寫的數(shù)字信號處理的過程 輸入你的學(xué)號 實現(xiàn)調(diào)制解調(diào) 各種濾波，在課設(shè)時很有用 已經(jīng)運(yùn)行過

  標(biāo)簽： 編寫 數(shù)字信號處理 濾波 過程

  上傳時間： 2014-11-29

  上傳用戶：陽光少年2016

• 這是一個用VERILOG編寫的一個交通燈控制程序免費(fèi)下載

  資源簡介：這是一個用VERILOG編寫的一個交通燈控制程序

  標(biāo)簽： VERILOG 編寫 交通燈控制 程序

  上傳時間： 2016-06-11

  上傳用戶：onewq

• 用VHDL編寫的數(shù)字密碼鎖,很實用免費(fèi)下載

  資源簡介：用VHDL編寫的數(shù)字密碼鎖,很實用，喜歡請下載

  標(biāo)簽： VHDL 編寫 數(shù)字密碼鎖

  上傳時間： 2014-01-01

  上傳用戶：TF2015

• adc VERILOG 用VERILOG編寫的sigma-delta adc例子 應(yīng)用在計量類adc產(chǎn)品免費(fèi)下載

  資源簡介：adc VERILOG 用VERILOG編寫的sigma-delta adc例子 應(yīng)用在計量類adc產(chǎn)品

  標(biāo)簽： VERILOG adc sigma-delta 編寫

  上傳時間： 2016-08-16

  上傳用戶：nanfeicui

• 用單片機(jī)做的數(shù)字電子鐘免費(fèi)下載

  資源簡介：用單片機(jī)做的數(shù)字電子鐘，12864＋ds18b20+ds1302,有紀(jì)念日提醒功能。

  標(biāo)簽： 用單片機(jī) 數(shù)字電子鐘

  上傳時間： 2013-12-04

  上傳用戶：aix008

• 用LabVIEW編寫的數(shù)字鍵盤程序免費(fèi)下載

  資源簡介：用LabVIEW編寫的數(shù)字鍵盤程序，可用于采用LabVIEW開發(fā)的觸摸屏系統(tǒng)中

  標(biāo)簽： LabVIEW 編寫 數(shù)字 鍵盤程序

  上傳時間： 2016-10-15

  上傳用戶：ukuk

• 用VERILOG編寫的USB下載線程序 實現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實現(xiàn)狀態(tài)機(jī)。免費(fèi)下載

  資源簡介：用VERILOG編寫的USB下載線程序 實現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實現(xiàn)狀態(tài)機(jī)。

  標(biāo)簽： USB VERILOG JTAG 編寫

  上傳時間： 2013-12-25

  上傳用戶：chenbhdt