相 關(guān) 資 源

• 利用VHDL語言設(shè)計一個電子時鐘免費下載

  資源簡介：利用VHDL語言設(shè)計一個電子時鐘，包含相應(yīng)的設(shè)計子程序及仿真結(jié)果

  標簽： VHDL 語言 電子時鐘

  上傳時間： 2017-09-04

  上傳用戶：wanqunsheng

• 采用VHDL語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下： 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。免費下載

  資源簡介：采用VHDL語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下： 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當(dāng)存滿...

  標簽： VHDL 100 MHz

  上傳時間： 2013-12-25

  上傳用戶：zycidjl

• 利用VHDL語言開發(fā)一個UART的源代碼免費下載

  資源簡介：利用VHDL語言開發(fā)一個UART的源代碼，極具幫助價值！

  標簽： VHDL UART 語言 源代碼

  上傳時間： 2013-12-06

  上傳用戶：xiaodu1124

• 利用VHDL語言設(shè)計的數(shù)字鐘,能進行正常的時、分、秒計時功能免費下載

  資源簡介：利用VHDL語言設(shè)計的數(shù)字鐘,能進行正常的時、分、秒計時功能，分別由6個數(shù)碼管顯示24h、60min、60s

  標簽： VHDL 語言 數(shù)字 分

  上傳時間： 2016-07-17

  上傳用戶：lunshaomo

• 利用VHDL 語言設(shè)計出租車計費系統(tǒng), 使其實現(xiàn)計費以及預(yù)置和模擬汽車啟動、停止、暫停等功能, 并設(shè)計動態(tài)掃描電路顯示車費數(shù)目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點。此程序免費下載

  資源簡介：利用VHDL 語言設(shè)計出租車計費系統(tǒng), 使其實現(xiàn)計費以及預(yù)置和模擬汽車啟動、停止、暫停等功能, 并設(shè)計動態(tài)掃描電路顯示車費數(shù)目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點。此程序通過下載到特定芯片后, 可應(yīng)用于實際的出租車計費系統(tǒng)...

  標簽： VHDL 語言 出租車計費系統(tǒng) 計費

  上傳時間： 2017-05-22

  上傳用戶：變形金剛

• 采用VHDL語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊.免費下載

  資源簡介：采用VHDL語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊.

  標簽： VHDL 數(shù)據(jù)采集

  上傳時間： 2022-04-25

  上傳用戶：

• 用VHDL語言來實現(xiàn)一個電子時鐘免費下載

  資源簡介：用VHDL語言來實現(xiàn)一個電子時鐘，可以調(diào)時間。小時，分，秒。可以下載到實驗箱來運行驗證。

  標簽： VHDL 語言 電子時鐘

  上傳時間： 2013-12-22

  上傳用戶：253189838

• ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖免費下載

  資源簡介：ALU算術(shù)邏輯單元的簡單實現(xiàn),利用VHDL語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖

  標簽： VHDL ALU 算術(shù) 加法

  上傳時間： 2014-01-05

  上傳用戶：franktu

• 這是一個電子時鐘的VHDL語言程序免費下載

  資源簡介：這是一個電子時鐘的VHDL語言程序，非常好，注釋也比較清晰，它包括電子時鐘的所有功能。

  標簽： VHDL 電子時鐘 語言程序

  上傳時間： 2017-09-19

  上傳用戶：stella2015

• 一個使用VHDL語言設(shè)計的電梯控制程序免費下載

  資源簡介：這是一個使用VHDL語言設(shè)計的電梯控制程序，里面還有仿真時序圖。

  標簽： VHDL 語言 電梯控制 程序

  上傳時間： 2013-08-20

  上傳用戶：希醬大魔王

• 利用VHDL語言編寫的一個crc功能模塊免費下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能

  標簽： VHDL crc 語言 編寫

  上傳時間： 2013-09-03

  上傳用戶：王慶才

• 實現(xiàn)得失一個交通燈。利用VHDL語言免費下載

  資源簡介：實現(xiàn)得失一個交通燈。利用VHDL語言

  標簽： VHDL 交通燈 語言

  上傳時間： 2015-03-29

  上傳用戶：天誠24

• 利用VHDL語言描述的一個簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在Quartus II上直接運行和編譯.免費下載

  資源簡介：利用VHDL語言描述的一個簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在Quartus II上直接運行和編譯.

  標簽： Quartus VHDL 語言 微處理器

  上傳時間： 2015-05-26

  上傳用戶：firstbyte

• 利用VHDL語言編寫的一個16分頻器免費下載

  資源簡介：利用VHDL語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器

  標簽： VHDL 語言 編寫 分頻器

  上傳時間： 2014-01-18

  上傳用戶：erkuizhang

• 利用VHDL語言編寫的一個crc功能模塊免費下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實現(xiàn)功能

  標簽： VHDL crc 語言 編寫

  上傳時間： 2015-07-04

  上傳用戶：CSUSheep

• 介紹怎樣利用VHDL語言來實現(xiàn)一個多周期的處理器核心免費下載

  資源簡介：介紹怎樣利用VHDL語言來實現(xiàn)一個多周期的處理器核心

  標簽： VHDL 語言 周期 處理器核心

  上傳時間： 2013-12-20

  上傳用戶：tianyi223

• VHDL源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效免費下載

  資源簡介：VHDL源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效，清零端為clrn,進位輸出為co。

  標簽： VHDL clk 源代碼 十進制計數(shù)器

  上傳時間： 2014-11-21

  上傳用戶：xc216

• 這是一個用VHDL編的一個計數(shù)時鐘的設(shè)計,程序各個模塊都有,希望和大家多多交流免費下載

  資源簡介：這是一個用VHDL編的一個計數(shù)時鐘的設(shè)計,程序各個模塊都有,希望和大家多多交流

  標簽： VHDL 時鐘 家 交流

  上傳時間： 2013-12-04

  上傳用戶：stewart·

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程免費下載

  資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA

  標簽： VHDL 分頻 整數(shù) 系數(shù)

  上傳時間： 2015-11-27

  上傳用戶：tyler

• 電子EDA,VHDL語言設(shè)計8位的fifo數(shù)據(jù)緩沖器的VHDL源程序免費下載

  資源簡介：電子EDA,VHDL語言設(shè)計8位的fifo數(shù)據(jù)緩沖器的VHDL源程序

  標簽： VHDL fifo VHDL EDA

  上傳時間： 2016-01-10

  上傳用戶：wweqas

• FFT的VHDL語言程序,屬于電子EDA,VHDL語言設(shè)計免費下載

  資源簡介：FFT的VHDL語言程序,屬于電子EDA,VHDL語言設(shè)計

  標簽： VHDL FFT EDA 語言程序

  上傳時間： 2014-12-07

  上傳用戶：lwwhust

• 單片機與慢速器件接口VHDL程序,屬于電子EDA,VHDL語言設(shè)計免費下載

  資源簡介：單片機與慢速器件接口VHDL程序,屬于電子EDA,VHDL語言設(shè)計

  標簽： VHDL EDA 單片機 器件

  上傳時間： 2014-01-18

  上傳用戶：標點符號

• 在用VHDL語言設(shè)計中應(yīng)充分利用VHDL語言特點,從設(shè)計思想語句運用及描述方法上等多方面對電路進行優(yōu)化,舉實例.免費下載

  資源簡介：在用VHDL語言設(shè)計中應(yīng)充分利用VHDL語言特點,從設(shè)計思想語句運用及描述方法上等多方面對電路進行優(yōu)化,舉實例.

  標簽： VHDL 語言 分 設(shè)計思想

  上傳時間： 2016-02-15

  上傳用戶：xymbian

• 這是一個使用VHDL語言設(shè)計的電梯控制程序免費下載

  資源簡介：這是一個使用VHDL語言設(shè)計的電梯控制程序，里面還有仿真時序圖。

  標簽： VHDL 語言 電梯控制 程序

  上傳時間： 2013-12-25

  上傳用戶：xymbian

• 設(shè)計Principle of computer interface technology and curriculum design 電子時鐘課程設(shè)計 不是單片機那種啊!!! 要用數(shù)碼管顯示的免費下載

  資源簡介：設(shè)計Principle of computer interface technology and curriculum design 電子時鐘課程設(shè)計 不是單片機那種啊!!! 要用數(shù)碼管顯示的 設(shè)計目的： 掌握中斷處理程序的編程方法 掌握數(shù)碼顯示電路的驅(qū)動方法 問題補充：實驗內(nèi)容： 利用PC機的硬件定時8...

  標簽： curriculum technology Principle interface

  上傳時間： 2016-08-07

  上傳用戶：維子哥哥

• 利用５１單片機做的一個電子時鐘免費下載

  資源簡介：利用５１單片機做的一個電子時鐘，用１６０２顯示，已經(jīng)實現(xiàn)．

  標簽： 單片機 電子時鐘

  上傳時間： 2014-02-13

  上傳用戶：ippler8

• 介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。

  標簽： Altera 8421 CPLD VHDL

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 利用VHDL語言編寫的一個蛇形的程序免費下載

  資源簡介：利用VHDL語言編寫的一個蛇形的程序，調(diào)試成功能夠?qū)崿F(xiàn)。可以在quarters ii 上運行，歡迎大家使用

  標簽： VHDL 語言 編寫 程序

  上傳時間： 2013-12-25

  上傳用戶：aa54

• 電子搶答器VHDL語言設(shè)計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實免費下載

  資源簡介：電子搶答器VHDL語言設(shè)計 材料是一圖文格式的可能需要讀者自己打上去 不過絕對真實

  標簽： VHDL 電子搶答器 材料 語言

  上傳時間： 2017-01-30

  上傳用戶：gmh1314

• 采用VHDL語言設(shè)計了一個打鈴系統(tǒng)。該系統(tǒng)已經(jīng)調(diào)試免費下載

  資源簡介：采用VHDL語言設(shè)計了一個打鈴系統(tǒng)。該系統(tǒng)已經(jīng)調(diào)試，可適當(dāng)參考。

  標簽： VHDL 語言 打鈴

  上傳時間： 2017-03-04

  上傳用戶：jichenxi0730