仿真了鎖相環(huán)工作到一定時(shí)間后達(dá)到鎖定狀態(tài)的過程，程序采用的是一階RC低通濾波器即二階一型環(huán)
資源簡介：仿真了鎖相環(huán)工作到一定時(shí)間后達(dá)到鎖定狀態(tài)的過程，程序采用的是一階RC低通濾波器即二階一型環(huán)
上傳時(shí)間： 2016-02-25
上傳用戶：qq21508895
資源簡介：介紹了鎖相環(huán)PLL的實(shí)現(xiàn)原理，可以為VHDL實(shí)現(xiàn)PLL提供參考。
上傳時(shí)間： 2013-12-26
上傳用戶：shinesyh
資源簡介：飛斯卡爾8位單片機(jī)的鎖相環(huán)工作，使單片機(jī)載外部晶振為32.768KHZ時(shí)，通過編程使總線頻率為8M
上傳時(shí)間： 2015-12-19
上傳用戶：kytqcool
資源簡介：本篇文章敘述了鎖相環(huán)原理，是學(xué)習(xí)鎖相技術(shù)不可多得一篇好文章
上傳時(shí)間： 2016-09-24
上傳用戶：vodssv
資源簡介：小數(shù)分頻技術(shù)解決了鎖相環(huán)頻率合成器中的頻率分辨率和轉(zhuǎn)換時(shí)間的矛盾, 但是卻引入了嚴(yán)重的相位噪聲, 傳統(tǒng)的相位補(bǔ)償方法由于對Aö D 等數(shù)字器件的要求很高并具有滯后性實(shí)現(xiàn)難度較大。$2 調(diào)制器對噪聲具有整形的功 能, 因而將多階的$2 調(diào)制器用于小數(shù)分頻...
上傳時(shí)間： 2017-01-04
上傳用戶：498732662
資源簡介：血凝儀檢測系統(tǒng),硬件電路部分由正弦波產(chǎn)生模塊、前級放大與濾波模塊、檢測線圈、鎖相環(huán)同步檢波模塊、后級平滑濾波與放大模塊、AD轉(zhuǎn)換器、線圈驅(qū)動(dòng)模塊、單片機(jī)模塊等部分組成。
上傳時(shí)間： 2017-02-27
上傳用戶：txfyddz
資源簡介：根據(jù)韋瓦[ Weawa] 單邊帶調(diào)制解調(diào)法、COSTAS 鎖相環(huán)及雙線性變換, 提出基于軟件無線電的單邊帶鎖相解調(diào)器。解調(diào)器運(yùn)行在TMS320C6203 上, 能實(shí)時(shí)處理160kHz 信號, 捕捉8kHz 頻偏。
上傳時(shí)間： 2013-12-23
上傳用戶：杜瑩12345
資源簡介：此程序是關(guān)于鎖相芯片BU2614,直接解壓后即可使用其中的源碼。開發(fā)環(huán)境是KEILC51，單片機(jī)編程，希望對大家有所幫助!
上傳時(shí)間： 2014-01-05
上傳用戶：lo25643
資源簡介：敘述了鎖相環(huán)的應(yīng)用及其結(jié)構(gòu)特點(diǎn), 較詳細(xì)地介紹了鎖相集成電路CD4046的結(jié)構(gòu)特點(diǎn)和應(yīng)用。
上傳時(shí)間： 2013-10-27
上傳用戶：gxm2052
資源簡介：這個(gè)程序是matlab用來來對鎖相環(huán)（PLL）進(jìn)行仿真的，這樣的選擇基于多方面的考慮
上傳時(shí)間： 2013-12-18
上傳用戶：cooran
資源簡介：一個(gè)匯編寫的鎖相環(huán)程序，直接用來控制國半的LMX1601芯片，也可參考控制其它PLL IC
上傳時(shí)間： 2015-08-22
上傳用戶：PresidentHuang
資源簡介：該程序?qū)崿F(xiàn)的鎖相環(huán)，運(yùn)行環(huán)境為matlab，二階的環(huán)路濾波器
上傳時(shí)間： 2016-03-26
上傳用戶：jichenxi0730
資源簡介：這是鎖相環(huán)芯片MC145170程序，單片機(jī)是用at89s52的
上傳時(shí)間： 2013-12-18
上傳用戶：youmo81
資源簡介：使用改進(jìn)的COSTAS環(huán)實(shí)現(xiàn)鎖相環(huán)（PLL），應(yīng)用于高動(dòng)態(tài)的數(shù)字化接收系統(tǒng)
上傳時(shí)間： 2014-01-05
上傳用戶：Andy123456
資源簡介：鎖相環(huán)集成電路CD4046機(jī)器在自動(dòng)化儀表等場合的一些典型應(yīng)用。
上傳時(shí)間： 2016-07-12
上傳用戶：再見大盤雞
資源簡介：現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越...
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
資源簡介：基于MC145159的PLL頻率合成器設(shè)計(jì)與實(shí)現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個(gè)應(yīng)用實(shí)例,為高頻頻率合成器的設(shè)計(jì)提供了一個(gè)較好的思路.測試結(jié)果證明了設(shè)計(jì)的合理性與實(shí)用性,系...
上傳時(shí)間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對時(shí)鐘的要求也越來越高。在FPGA中嵌入時(shí)鐘發(fā)生器對解決該問題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性...
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
資源簡介：在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)...
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
資源簡介：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對一些有關(guān)的問題進(jìn)行了討論。
上傳時(shí)間： 2014-01-10
上傳用戶：asddsd
資源簡介：在總結(jié)前人提出的一些鎖相環(huán)仿真模型的基礎(chǔ)上，用Matlab語言構(gòu)建了一種新的適用于全數(shù)字仿真模型。
上傳時(shí)間： 2016-06-13
上傳用戶：tuilp1a
資源簡介：介紹了數(shù)字鎖相環(huán)的3種設(shè)計(jì)方法，并對各自的工作原理做了詳細(xì)分析。
上傳時(shí)間： 2014-01-20
上傳用戶：二驅(qū)蚊器
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時(shí)間： 2017-08-18
上傳用戶：love_stanford
資源簡介：簡單的模擬鎖相環(huán)仿真，基于simulink平臺(tái)使本地震蕩頻率跟上接收到得頻率
上傳時(shí)間： 2013-12-23
上傳用戶：lhw888
資源簡介：為得到性能優(yōu)良、符合實(shí)際工程的鎖相環(huán)頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎(chǔ)，運(yùn)用ADS（Advanced Design System 2009）軟件的快速設(shè)計(jì)方法。采用此方法設(shè)計(jì)了頻率輸出為930~960 MHz的頻率合成器。結(jié)果表明該頻率合成器的鎖定時(shí)間、相位噪聲...
上傳時(shí)間： 2013-12-16
上傳用戶：萍水相逢
資源簡介：研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對載波同步中相位偏移進(jìn)行估計(jì)并校正的方法.設(shè)計(jì)并實(shí)現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過仿真驗(yàn)證了設(shè)計(jì)的有效性和高效性.
上傳時(shí)間： 2013-11-21
上傳用戶：吾學(xué)吾舞
資源簡介：用ad9850激勵(lì)的鎖相環(huán)頻率合成器山東省濟(jì)南市M0P44 部隊(duì)Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結(jié)合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點(diǎn)及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環(huán)頻率合成器實(shí)例! 并對該頻率...
上傳時(shí)間： 2013-10-18
上傳用戶：hehuaiyu
資源簡介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-11-15
上傳用戶：yjj631
資源簡介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
資源簡介：二階鎖相環(huán)Matlab仿真代碼，如入兩路信號和信噪比，輸出鎖相以后的信號。可以仿真初始頻差，和頻率斜升的情況
上傳時(shí)間： 2015-05-14
上傳用戶：qlpqlq
