二階鎖相環 m 文件，運行有圖，應用廣泛
資源簡介：二階鎖相環 m 文件，運行有圖，應用廣泛
上傳時間： 2017-08-22
上傳用戶：weixiao99
資源簡介：二階鎖相環Matlab仿真代碼，如入兩路信號和信噪比，輸出鎖相以后的信號。可以仿真初始頻差，和頻率斜升的情況
上傳時間： 2015-05-14
上傳用戶：qlpqlq
資源簡介：該程序描述了二階鎖相環的環路濾波器的設計和線性模型分析
上傳時間： 2013-12-11
上傳用戶：rishian
資源簡介：一個二階鎖相環的SIMULINK仿真模型
上傳時間： 2013-12-20
上傳用戶：yuzsu
資源簡介：采用MATLAB仿真二階鎖相環PLL，仿真環境MATLAB?R2016a，包括源碼等
上傳時間： 2018-03-28
上傳用戶：auheish
資源簡介：用一階鎖相環實現的FM解調器.用ELANIX公司的SYSTEMVIEW運行調試.
上傳時間： 2015-07-18
上傳用戶：270189020
資源簡介：用數值計算方法研究三階鎖相環的非線性性能及其改善途徑.建立具有正弦鑒相特性的三階鎖相 環的動態非線性微分方程 ,通過編制數值解程序 ,求出不同條件下的相軌跡和時間響應圖 ,分析了電路參數和初 始條件對三階鎖相環非線性性能的影響 ,并提出改善非線性性...
上傳時間： 2014-01-08
上傳用戶：banyou
資源簡介：該程序是二階瑣相環的防震實例 仿真結果給出了二階瑣相環的相平面
上傳時間： 2016-06-19
上傳用戶：417313137
資源簡介：FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性...
上傳時間： 2013-04-24
上傳用戶：變形金剛
資源簡介：數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環路帶寬和中心頻率編程可調、易于構建高階鎖相環等優點。
上傳時間： 2013-12-18
上傳用戶：libenshu01
資源簡介：鎖相環設計文檔和一個可執行文件
上傳時間： 2013-12-05
上傳用戶：waitingfy
資源簡介：基于MC145159的PLL頻率合成器設計與實現 介紹了鎖相環路頻率合成器的基本原理,分析了集成鎖相環芯片M C 145159的工作特性,給出了集成鎖相環芯片M C 145159的一個應用實例,為高頻頻率合成器的設計提供了一個較好的思路.測試結果證明了設計的合理性與實用性,系...
上傳時間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：仿真了鎖相環工作到一定時間后達到鎖定狀態的過程，程序采用的是一階RC低通濾波器即二階一型環
上傳時間： 2016-02-25
上傳用戶：qq21508895
資源簡介：該程序實現的鎖相環，運行環境為matlab，二階的環路濾波器
上傳時間： 2016-03-26
上傳用戶：jichenxi0730
資源簡介：一階全數字鎖相環VERLOGIC程序代碼，調試通過。
上傳時間： 2013-12-15
上傳用戶：caixiaoxu26
資源簡介：X28xx功能單元使用.doc 例1、初始化鎖相環及外設時鐘函數 例2、.cmd格式文件舉例 例3、定時器中斷應用舉例 例4、利用事件管理器輸出多種頻率的正弦信號輸出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN總線消息發送例程 例7、使用FIFO緩沖發送...
上傳時間： 2016-11-14
上傳用戶：hasan2015
資源簡介：鎖相環一階環的設計的仿真。自動畫出線性和非線性的仿真結果
上傳時間： 2013-12-18
上傳用戶：baiom
資源簡介：使用VHDL語言進行設計DPLL（數字鎖相環）的相關文件
上傳時間： 2013-12-25
上傳用戶：Miyuki
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：鎖相環電機穩速Protel工程電路原理圖及PCB文件
上傳時間： 2022-02-24
上傳用戶：qdxqdxqdxqdx
資源簡介：基于MC145170的調頻鎖相環收音機Protel工程電路原理圖及PCB文件
上傳時間： 2022-02-24
上傳用戶：qingfengchizhu
資源簡介：現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...
上傳時間： 2013-12-31
上傳用戶：hphh
資源簡介：數字鎖相環DPLL源程序，用cpld編寫，展開后文件比較多，大家請耐心使用。謝謝，多多支持
上傳時間： 2013-12-20
上傳用戶：zl5712176
資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
資源簡介：ＦＰＧＡ實現全數字鎖相環，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ
上傳時間： 2014-01-09
上傳用戶：1159797854
資源簡介：一個初步的數字鎖相環程序，沒有測試文件，應該可以運行。
上傳時間： 2014-11-18
上傳用戶：zwei41
資源簡介：小數分頻技術解決了鎖相環頻率合成器中的頻率分辨率和轉換時間的矛盾, 但是卻引入了嚴重的相位噪聲, 傳統的相位補償方法由于對Aö D 等數字器件的要求很高并具有滯后性實現難度較大。$2 調制器對噪聲具有整形的功 能, 因而將多階的$2 調制器用于小數分頻...
上傳時間： 2017-01-04
上傳用戶：498732662
資源簡介：使用VHDL語言進行的數字鎖相環的設計，里面有相關的文件，可以使用MUX+PLUS打開
上傳時間： 2014-06-29
上傳用戶：lanhuaying
