VHDL語(yǔ)言簡(jiǎn)介VHDL語(yǔ)言簡(jiǎn)介VHDL語(yǔ)言簡(jiǎn)介
資源簡(jiǎn)介：介紹了用VHDL語(yǔ)言編寫的程序控制LED 程序簡(jiǎn)介清晰 還附有仿真波形圖
上傳時(shí)間： 2014-03-02
上傳用戶：498732662
資源簡(jiǎn)介：該文檔為基于VHDL語(yǔ)言的數(shù)字時(shí)鐘設(shè)計(jì)說明書簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-20
上傳用戶：
資源簡(jiǎn)介：VHDL語(yǔ)言100例詳解
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.rar
上傳時(shí)間： 2013-04-24
上傳用戶：allen-zhao123
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：thuyenvinh
資源簡(jiǎn)介：1、VHDL語(yǔ)言概述 2、VHDL語(yǔ)言程序?qū)嶓w 3、VHDL語(yǔ)言程序結(jié)構(gòu)體
上傳時(shí)間： 2013-04-24
上傳用戶：erkuizhang
資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...
上傳時(shí)間： 2013-05-20
上傳用戶：2525775
資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...
上傳時(shí)間： 2013-06-05
上傳用戶：金宜
資源簡(jiǎn)介：本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì)（2，1，6）卷積碼編解碼器的方法。
上傳時(shí)間： 2013-06-16
上傳用戶：zfh920401
資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：歸海惜雪
資源簡(jiǎn)介：使用VHDL語(yǔ)言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺(tái)使用
上傳時(shí)間： 2013-08-06
上傳用戶：杏簾在望
資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2013-08-07
上傳用戶：ukuk
資源簡(jiǎn)介：采用VHDL語(yǔ)言實(shí)現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。
上傳時(shí)間： 2013-08-09
上傳用戶：aeiouetla
資源簡(jiǎn)介：基于VHDL語(yǔ)言的一個(gè)FFT快速傅里葉變換程序。采用4蝶形算法
上傳時(shí)間： 2013-08-10
上傳用戶：qlpqlq
資源簡(jiǎn)介：VHDL語(yǔ)言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時(shí)間： 2013-08-10
上傳用戶：zxh122
資源簡(jiǎn)介：通過VHDL語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，
上傳時(shí)間： 2013-08-11
上傳用戶：gundan
資源簡(jiǎn)介：FPGA，VHDL語(yǔ)言的學(xué)習(xí)資料；\r\nFPGA的簡(jiǎn)單設(shè)計(jì)\r\ndds的設(shè)計(jì)
上傳時(shí)間： 2013-08-11
上傳用戶：lili123
資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
上傳時(shí)間： 2013-08-11
上傳用戶：hn891122
資源簡(jiǎn)介：FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2013-08-11
上傳用戶：362279997
資源簡(jiǎn)介：這是利用VHDL語(yǔ)言編寫的關(guān)于ADC0809的程序，編的很不錯(cuò)
上傳時(shí)間： 2013-08-19
上傳用戶：lty6899826
資源簡(jiǎn)介：VHDL語(yǔ)言編寫的時(shí)鐘顯示代碼，簡(jiǎn)短而又易懂，個(gè)人覺得很不錯(cuò)
上傳時(shí)間： 2013-08-19
上傳用戶：bpgfl
資源簡(jiǎn)介：用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
上傳時(shí)間： 2013-08-19
上傳用戶：epson850
資源簡(jiǎn)介：這是一個(gè)使用VHDL語(yǔ)言設(shè)計(jì)的電梯控制程序，里面還有仿真時(shí)序圖。
上傳時(shí)間： 2013-08-20
上傳用戶：希醬大魔王
資源簡(jiǎn)介：對(duì)CPLD學(xué)習(xí)者有幫助，既講解了硬件的結(jié)構(gòu)，又講述了VHDL語(yǔ)言的應(yīng)用
上傳時(shí)間： 2013-08-20
上傳用戶：leyesome
資源簡(jiǎn)介：用VHDL語(yǔ)言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
上傳用戶：liuqy
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語(yǔ)言編寫，非常有用的好東東啊
上傳時(shí)間： 2013-08-21
上傳用戶：爺?shù)臍赓|(zhì)
資源簡(jiǎn)介：VHDL語(yǔ)言編寫的DAC0832代碼，簡(jiǎn)短而又易懂，可供參考
上傳時(shí)間： 2013-08-21
上傳用戶：hullow
資源簡(jiǎn)介：基于VHDL語(yǔ)言 智力搶答器的設(shè)計(jì) 本人的課程設(shè)計(jì)
上傳時(shí)間： 2013-08-27
上傳用戶：CHINA526
資源簡(jiǎn)介：本程序用VHDL語(yǔ)言編程實(shí)現(xiàn)FPGA對(duì)點(diǎn)陣液晶1602的驅(qū)動(dòng)\r\n
上傳時(shí)間： 2013-08-29
上傳用戶：一諾88
資源簡(jiǎn)介：此程序用通過PFGA用VHDL語(yǔ)言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用
上傳時(shí)間： 2013-08-30
上傳用戶：tonyshao
