相 關(guān) 資 源

• FPGA電路設(shè)計(jì)的絕佳參考書(shū)免費(fèi)下載

  資源簡(jiǎn)介：FPGA電路設(shè)計(jì)的絕佳參考書(shū),對(duì)電子行業(yè)人員有幫助

  標(biāo)簽： FPGA 電路設(shè)計(jì)

  上傳時(shí)間： 2013-08-17

  上傳用戶：firstbyte

• FPGA電路設(shè)計(jì)的絕佳參考書(shū),對(duì)電子行業(yè)人員有幫助免費(fèi)下載

  資源簡(jiǎn)介：FPGA電路設(shè)計(jì)的絕佳參考書(shū),對(duì)電子行業(yè)人員有幫助

  標(biāo)簽： FPGA 電路設(shè)計(jì) 電子行業(yè)

  上傳時(shí)間： 2017-05-08

  上傳用戶：xuanchangri

• FPGA設(shè)計(jì)軟件的絕佳入門(mén)書(shū)籍免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)軟件的絕佳入門(mén)書(shū)籍，本人珍藏，全部吐血奉獻(xiàn)之2，請(qǐng)大家趕緊下！

  標(biāo)簽： FPGA 設(shè)計(jì)軟件 書(shū)籍

  上傳時(shí)間： 2016-09-21

  上傳用戶：gaome

• 基于FPGA的樂(lè)曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的樂(lè)曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說(shuō)明如何下載及跳線設(shè)置，并“梁?！痹贕W48系列開(kāi)發(fā)平臺(tái)上下載調(diào)試成功。音樂(lè)優(yōu)美

  標(biāo)簽： FPGA 硬件 電路設(shè)計(jì)

  上傳時(shí)間： 2013-08-30

  上傳用戶：zhangzhenyu

• 基于FPGA的樂(lè)曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的樂(lè)曲硬件演奏電路設(shè)計(jì)的實(shí)現(xiàn)，有完整的VHDL代碼，并有PDF詳細(xì)說(shuō)明如何下載及跳線設(shè)置，并“梁?！痹贕W48系列開(kāi)發(fā)平臺(tái)上下載調(diào)試成功。音樂(lè)優(yōu)美

  標(biāo)簽： FPGA 硬件 電路設(shè)計(jì)

  上傳時(shí)間： 2015-08-18

  上傳用戶：zm7516678

• Xilinx公司 Virtex4 FPGA官方評(píng)估板的電路原理圖和相應(yīng)的PCB文件。是Virtex FPGA硬件電路設(shè)計(jì)的典范參考設(shè)計(jì)。其中免費(fèi)下載

  資源簡(jiǎn)介：Xilinx公司 Virtex4 FPGA官方評(píng)估板的電路原理圖和相應(yīng)的PCB文件。是Virtex FPGA硬件電路設(shè)計(jì)的典范參考設(shè)計(jì)。其中，PCB文件是PADS格式。

  標(biāo)簽： FPGA Virtex4 Xilinx Virtex

  上傳時(shí)間： 2016-10-15

  上傳用戶：123啊

• VHDL數(shù)字電路設(shè)計(jì)的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：VHDL數(shù)字電路設(shè)計(jì)的電子書(shū)，很好的學(xué)習(xí)材料

  標(biāo)簽： VHDL 數(shù)字 電路設(shè)計(jì) 電子書(shū)

  上傳時(shí)間： 2013-08-15

  上傳用戶：dljwq

• 介紹FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則免費(fèi)下載

  資源簡(jiǎn)介：介紹FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則，如FPGA設(shè)計(jì)的基本原則，基本思想，基本操作技巧，常用模塊等。

  標(biāo)簽： FPGA CPLD

  上傳時(shí)間： 2013-08-22

  上傳用戶：1421706030

• 關(guān)于FPGA流水線設(shè)計(jì)的論文免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA流水線設(shè)計(jì)的論文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited to a single FPGA logic element (LE). The\r\narchitecture and VHDL design of a p...

  標(biāo)簽： FPGA 流水線 論文

  上傳時(shí)間： 2013-09-03

  上傳用戶：wl9454

• FPGA電路設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：第8章 FPGA電路設(shè)計(jì)實(shí)例

  標(biāo)簽： FPGA 電路 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2013-10-27

  上傳用戶：不懂夜的黑

• PLD、FPGA優(yōu)秀設(shè)計(jì)的十條戒律免費(fèi)下載

  資源簡(jiǎn)介：PLD、FPGA優(yōu)秀設(shè)計(jì)的十條戒律,　該文淺顯易懂的介紹了一個(gè)優(yōu)秀設(shè)計(jì)必須考慮的問(wèn)題，給出了設(shè)計(jì)方法和建議。仔細(xì)閱讀和消化本文，對(duì)提高PLD/FPGA設(shè)計(jì)水平大有裨益

  標(biāo)簽： FPGA PLD

  上傳時(shí)間： 2013-11-23

  上傳用戶：tsfh

• USB+FPGA電路設(shè)計(jì)原理圖免費(fèi)下載

  資源簡(jiǎn)介：USB+FPGA電路設(shè)計(jì)原理圖，實(shí)際的電路板運(yùn)行正常，很有參考意義。

  標(biāo)簽： FPGA USB 電路設(shè)計(jì) 原理圖

  上傳時(shí)間： 2017-06-15

  上傳用戶：陽(yáng)光少年2016

• 系統(tǒng)介紹DSP外圍電路設(shè)計(jì)的經(jīng)典著作.rar免費(fèi)下載

  資源簡(jiǎn)介：系統(tǒng)介紹DSP外圍電路設(shè)計(jì)的經(jīng)典著作，經(jīng)典推薦

  標(biāo)簽： DSP 外圍電路設(shè)計(jì)

  上傳時(shí)間： 2013-05-26

  上傳用戶：shenglei_353

• 模擬電路設(shè)計(jì)的九段免費(fèi)下載

  資源簡(jiǎn)介：模擬電路設(shè)計(jì)的九個(gè)級(jí)別，類似下圍棋的段位。從一段到九段都看完了，你就知道自己是哪 個(gè)階段的水平了。值得一看哦。

  標(biāo)簽： 模擬電路設(shè)計(jì)

  上傳時(shí)間： 2013-06-22

  上傳用戶：dtvboyy

• FPGA電路設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：第8章 FPGA電路設(shè)計(jì)實(shí)例

  標(biāo)簽： FPGA 電路 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2013-11-17

  上傳用戶：china97wan

• PLD、FPGA優(yōu)秀設(shè)計(jì)的十條戒律免費(fèi)下載

  資源簡(jiǎn)介：PLD、FPGA優(yōu)秀設(shè)計(jì)的十條戒律,　該文淺顯易懂的介紹了一個(gè)優(yōu)秀設(shè)計(jì)必須考慮的問(wèn)題，給出了設(shè)計(jì)方法和建議。仔細(xì)閱讀和消化本文，對(duì)提高PLD/FPGA設(shè)計(jì)水平大有裨益

  標(biāo)簽： FPGA PLD

  上傳時(shí)間： 2013-11-07

  上傳用戶：淺言微笑

• 使用vb來(lái)編制倉(cāng)庫(kù)管理方面的絕佳例子免費(fèi)下載

  資源簡(jiǎn)介：使用vb來(lái)編制倉(cāng)庫(kù)管理方面的絕佳例子，包括出入庫(kù)和基本資料的設(shè)置。

  標(biāo)簽： 編制 倉(cāng)庫(kù)管理 方面

  上傳時(shí)間： 2013-12-18

  上傳用戶：ouyangtongze

• 數(shù)碼管的時(shí)鐘電路設(shè)計(jì)的實(shí)現(xiàn) 功能強(qiáng)大的程序免費(fèi)下載

  資源簡(jiǎn)介：數(shù)碼管的時(shí)鐘電路設(shè)計(jì)的實(shí)現(xiàn) 功能強(qiáng)大的程序

  標(biāo)簽： 數(shù)碼管 時(shí)鐘 電路設(shè)計(jì) 程序

  上傳時(shí)間： 2014-06-26

  上傳用戶：sevenbestfei

• xp-AntiSpy_chinese.配置XP系統(tǒng)的絕佳工具!參數(shù)輸入錯(cuò)誤免費(fèi)下載

  資源簡(jiǎn)介：xp-AntiSpy_chinese.配置XP系統(tǒng)的絕佳工具!參數(shù)輸入錯(cuò)誤，請(qǐng)重新輸入 參數(shù)輸入錯(cuò)誤，請(qǐng)重新輸入 參數(shù)輸入錯(cuò)誤，請(qǐng)重新輸入 參數(shù)輸入錯(cuò)誤，請(qǐng)重新輸入 參數(shù)輸入錯(cuò)誤，請(qǐng)重新輸入

  標(biāo)簽： xp-AntiSpy_chinese 參數(shù) 輸入

  上傳時(shí)間： 2015-04-23

  上傳用戶：er1219

• 一本關(guān)于高速數(shù)字電路設(shè)計(jì)的書(shū),非常好,值得一看免費(fèi)下載

  資源簡(jiǎn)介：一本關(guān)于高速數(shù)字電路設(shè)計(jì)的書(shū),非常好,值得一看

  標(biāo)簽： 高速數(shù)字 電路設(shè)計(jì)

  上傳時(shí)間： 2015-07-04

  上傳用戶：源碼3

• 關(guān)于FPGA流水線設(shè)計(jì)的論文 This work investigates the use of very deep pipelines for implementing circuits in免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA流水線設(shè)計(jì)的論文 This work investigates the use of very deep pipelines for implementing circuits in FPGAs, where each pipeline stage is limited to a single FPGA logic element (LE). The architecture and VHDL design of a parameter...

  標(biāo)簽： investigates implementing pipelines circuits

  上傳時(shí)間： 2015-07-26

  上傳用戶：CHINA526

• java 數(shù)據(jù)庫(kù)編程實(shí)例 經(jīng)過(guò)反復(fù)調(diào)試 保證可以運(yùn)行 是學(xué)習(xí)java網(wǎng)絡(luò)編程的絕佳資料免費(fèi)下載

  資源簡(jiǎn)介：java 數(shù)據(jù)庫(kù)編程實(shí)例 經(jīng)過(guò)反復(fù)調(diào)試 保證可以運(yùn)行 是學(xué)習(xí)java網(wǎng)絡(luò)編程的絕佳資料

  標(biāo)簽： java 數(shù)據(jù)庫(kù) 編程實(shí)例 調(diào)試

  上傳時(shí)間： 2015-08-06

  上傳用戶：努力努力再努力

• 一本關(guān)于復(fù)位說(shuō)明的很好的文章。上面詳細(xì)的介紹了同步復(fù)位和異步復(fù)位的區(qū)別。和應(yīng)用。對(duì)于電路設(shè)計(jì)的人很有用免費(fèi)下載

  資源簡(jiǎn)介：一本關(guān)于復(fù)位說(shuō)明的很好的文章。上面詳細(xì)的介紹了同步復(fù)位和異步復(fù)位的區(qū)別。和應(yīng)用。對(duì)于電路設(shè)計(jì)的人很有用

  標(biāo)簽： 復(fù)位 同步復(fù)位 異步復(fù)位 電路設(shè)計(jì)

  上傳時(shí)間： 2014-11-27

  上傳用戶：lingzhichao

• 廈新A8手機(jī)的全部電路圖,PDF格式,電路設(shè)計(jì)的朋友可以參考學(xué)習(xí)免費(fèi)下載

  資源簡(jiǎn)介：廈新A8手機(jī)的全部電路圖,PDF格式,電路設(shè)計(jì)的朋友可以參考學(xué)習(xí)

  標(biāo)簽： 手機(jī) 電路圖 電路設(shè)計(jì)

  上傳時(shí)間： 2014-01-08

  上傳用戶：kristycreasy

• Protel99SE的簡(jiǎn)明教程.Protel99SE是電路設(shè)計(jì)的入門(mén)軟件免費(fèi)下載

  資源簡(jiǎn)介：Protel99SE的簡(jiǎn)明教程.Protel99SE是電路設(shè)計(jì)的入門(mén)軟件，本文進(jìn)行對(duì)原理圖、PCB設(shè)計(jì)進(jìn)行簡(jiǎn)明介紹，幫助初學(xué)者迅速上手。

  標(biāo)簽： Protel 99 SE 簡(jiǎn)明教程

  上傳時(shí)間： 2015-09-13

  上傳用戶：liglechongchong

• linux的經(jīng)典開(kāi)發(fā)程序　是ｌｉｎｕｘ初學(xué)者的絕佳選擇。好的資料大家共享免費(fèi)下載

  資源簡(jiǎn)介：linux的經(jīng)典開(kāi)發(fā)程序　是ｌｉｎｕｘ初學(xué)者的絕佳選擇。好的資料大家共享

  標(biāo)簽： linux 程序 初學(xué)者 家

  上傳時(shí)間： 2014-11-15

  上傳用戶：it男一枚

• 一本運(yùn)用javax.swing進(jìn)行用戶界面設(shè)計(jì)的絕好資料免費(fèi)下載

  資源簡(jiǎn)介：一本運(yùn)用javax.swing進(jìn)行用戶界面設(shè)計(jì)的絕好資料

  標(biāo)簽： javax swing 用戶界面設(shè)計(jì)

  上傳時(shí)間： 2015-09-25

  上傳用戶：diets

• 混沌電路設(shè)計(jì)的源碼免費(fèi)下載

  資源簡(jiǎn)介：混沌電路設(shè)計(jì)的源碼，采用ewb電路仿真軟件編寫(xiě)的程序，適合科研應(yīng)用

  標(biāo)簽： 混沌 電路設(shè)計(jì) 源碼

  上傳時(shí)間： 2014-01-23

  上傳用戶：netwolf

• 關(guān)于TS101 DSP Flash 加載電路設(shè)計(jì)的方法免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于TS101 DSP Flash 加載電路設(shè)計(jì)的方法，包括電路設(shè)計(jì)，系統(tǒng)加載過(guò)程的說(shuō)明。

  標(biāo)簽： Flash 101 DSP TS

  上傳時(shí)間： 2015-11-20

  上傳用戶：zhengzg

• 單片機(jī)結(jié)合簡(jiǎn)單外圍計(jì)數(shù)電路設(shè)計(jì)的頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：單片機(jī)結(jié)合簡(jiǎn)單外圍計(jì)數(shù)電路設(shè)計(jì)的頻率計(jì)，內(nèi)附電路和c源代碼

  標(biāo)簽： 單片機(jī) 計(jì)數(shù)電路 頻率計(jì)

  上傳時(shí)間： 2013-12-30

  上傳用戶：luopoguixiong