相 關(guān) 資 源

• VHDL在CPLD和FPGA設(shè)計(jì)中的應(yīng)用,期刊論文免費(fèi)下載

  資源簡(jiǎn)介：VHDL在CPLD和FPGA設(shè)計(jì)中的應(yīng)用,期刊論文，講述復(fù)雜邏輯器件的語(yǔ)言用法

  標(biāo)簽： VHDL CPLD FPGA 中的應(yīng)用

  上傳時(shí)間： 2016-10-24

  上傳用戶：ynsnjs

• CPLD和FPGA的使用方法有詳細(xì)的介紹免費(fèi)下載

  資源簡(jiǎn)介：CPLD和FPGA的使用方法有詳細(xì)的介紹！！！大家快來(lái)下載吧

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-08-06

  上傳用戶：lalaruby

• 詳細(xì)介紹了CPLD和FPGA的區(qū)別免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了CPLD和FPGA的區(qū)別，對(duì)新手理解FPGA和CPLD有極大的幫助。

  標(biāo)簽： CPLD FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-08-26

  上傳用戶：天空說(shuō)我在

• 詳細(xì)介紹了CPLD和FPGA的區(qū)別免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了CPLD和FPGA的區(qū)別，對(duì)新手理解FPGA和CPLD有極大的幫助。

  標(biāo)簽： CPLD FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-11-28

  上傳用戶：杜瑩12345

• CPLD和FPGA的使用方法有詳細(xì)的介紹！！！大家快來(lái)下載吧免費(fèi)下載

  資源簡(jiǎn)介：CPLD和FPGA的使用方法有詳細(xì)的介紹！！！大家快來(lái)下載吧

  標(biāo)簽： CPLD FPGA 家

  上傳時(shí)間： 2017-09-14

  上傳用戶：lacsx

• 關(guān)于CPLD和FPGA變成的資料很有用免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于CPLD和FPGA變成的資料很有用，適合各個(gè)層次的開(kāi)發(fā)者。\r\n

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-08-08

  上傳用戶：1234567890qqq

• 講述CPLD和FPGA的結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：講述CPLD和FPGA的結(jié)構(gòu)，對(duì)初學(xué)者很有用。

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-08-26

  上傳用戶：奔跑的雪糕

• 關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對(duì)于想用FPGA做控制的朋友是個(gè)好的借鑒!免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對(duì)于想用FPGA做控制的朋友是個(gè)好的借鑒!

  標(biāo)簽： FPGA CPLD 插補(bǔ)算法 控制

  上傳時(shí)間： 2013-09-02

  上傳用戶：taox

• CPLD和FPGA設(shè)計(jì)介紹免費(fèi)下載

  資源簡(jiǎn)介：Field Programmable Gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works c...

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-10-29

  上傳用戶：lixqiang

• 關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對(duì)于想用FPGA做控制的朋友是個(gè)好的借鑒!免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對(duì)于想用FPGA做控制的朋友是個(gè)好的借鑒!

  標(biāo)簽： FPGA CPLD 插補(bǔ)算法 控制

  上傳時(shí)間： 2015-06-28

  上傳用戶：liglechongchong

• 講述CPLD和FPGA的結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：講述CPLD和FPGA的結(jié)構(gòu)，對(duì)初學(xué)者很有用。

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2014-01-23

  上傳用戶：lps11188

• 使用C8051F020和FPGA設(shè)計(jì)的低頻信號(hào)相位測(cè)量?jī)x器免費(fèi)下載

  資源簡(jiǎn)介：使用C8051F020和FPGA設(shè)計(jì)的低頻信號(hào)相位測(cè)量?jī)x器，里面有詳細(xì)程序和硬件電路圖。

  標(biāo)簽： C8051F020 FPGA 低頻信號(hào) 儀器

  上傳時(shí)間： 2016-09-03

  上傳用戶：ikemada

• 東南大學(xué)Verilog講義 Verilog 語(yǔ)言作為CPLD和FPGA開(kāi)發(fā)語(yǔ)言,比VHDL相比有更多的優(yōu)勢(shì).免費(fèi)下載

  資源簡(jiǎn)介：東南大學(xué)Verilog講義 Verilog 語(yǔ)言作為CPLD和FPGA開(kāi)發(fā)語(yǔ)言,比VHDL相比有更多的優(yōu)勢(shì).

  標(biāo)簽： Verilog CPLD FPGA VHDL

  上傳時(shí)間： 2017-03-20

  上傳用戶：aix008

• 關(guān)于CPLD和FPGA變成的資料很有用免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于CPLD和FPGA變成的資料很有用，適合各個(gè)層次的開(kāi)發(fā)者。

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-12-21

  上傳用戶：685

• 這主要是學(xué)習(xí)vhdl和FPGA設(shè)計(jì)的一些資料免費(fèi)下載

  資源簡(jiǎn)介：這主要是學(xué)習(xí)vhdl和FPGA設(shè)計(jì)的一些資料

  標(biāo)簽： vhdl FPGA

  上傳時(shí)間： 2014-01-06

  上傳用戶：qweqweqwe

• CPLD和FPGA設(shè)計(jì)介紹免費(fèi)下載

  資源簡(jiǎn)介：Field Programmable Gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works c...

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-10-22

  上傳用戶：lmq0059

• 地面數(shù)字電視融合方案發(fā)端的FPGA設(shè)計(jì)與仿真免費(fèi)下載

  資源簡(jiǎn)介：本項(xiàng)目完成的是中國(guó)地面數(shù)字電視融合方案發(fā)端系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。采用Stratix系列的EP1S80F1020C5FPGA為基礎(chǔ)構(gòu)建了主硬件處理平臺(tái)。系統(tǒng)中能量擴(kuò)散、LDPC編碼、符號(hào)交織、星座映射、同步PN頭插入、3780點(diǎn)IFFTOFDM調(diào)制以及信號(hào)成形4倍插值滾降濾波器等都是...

  標(biāo)簽： FPGA 地面數(shù)字電視 仿真 方案

  上傳時(shí)間： 2013-07-05

  上傳用戶：qq521

• ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究免費(fèi)下載

  資源簡(jiǎn)介：隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長(zhǎng),傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開(kāi)發(fā),介紹...

  標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用

  上傳時(shí)間： 2013-04-24

  上傳用戶：夢(mèng)雨軒膂

• 基于提升機(jī)構(gòu)的二維離散小波的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來(lái)越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長(zhǎng)，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信...

  標(biāo)簽： FPGA 提升機(jī) 二維 離散小波

  上傳時(shí)間： 2013-06-15

  上傳用戶：00.00

• 介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則免費(fèi)下載

  資源簡(jiǎn)介：主要介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。

  標(biāo)簽： FPGA 準(zhǔn)則

  上傳時(shí)間： 2013-08-19

  上傳用戶：nanfeicui

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)，采用了狀態(tài)機(jī)和流水線技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標(biāo)簽： 3DES FPGA 加密算法 算法

  上傳時(shí)間： 2013-08-20

  上傳用戶：HGH77P99

• 本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開(kāi)發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開(kāi)發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標(biāo)簽： FPGA PLUS MAX CPLD

  上傳時(shí)間： 2014-02-01

  上傳用戶：wff

• FPGA設(shè)計(jì)方法和思想免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)方法和思想，主要從硬件原則，系統(tǒng)原則，同步設(shè)計(jì)原則等等多方面進(jìn)行了介紹。

  標(biāo)簽： FPGA 設(shè)計(jì)方法

  上傳時(shí)間： 2013-08-06

  上傳用戶：熊少鋒

• 介紹了FPGA設(shè)計(jì)全流程免費(fèi)下載

  資源簡(jiǎn)介：介紹了FPGA設(shè)計(jì)全流程\r\n和一些簡(jiǎn)單的例子

  標(biāo)簽： FPGA 流程

  上傳時(shí)間： 2013-09-03

  上傳用戶：xiaowei314

• 介紹了FPGA設(shè)計(jì)全流程 和一些簡(jiǎn)單的例子免費(fèi)下載

  資源簡(jiǎn)介：介紹了FPGA設(shè)計(jì)全流程 和一些簡(jiǎn)單的例子

  標(biāo)簽： FPGA 流程

  上傳時(shí)間： 2013-12-17

  上傳用戶：zhangzhenyu

• 主要介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。免費(fèi)下載

  資源簡(jiǎn)介：主要介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。

  標(biāo)簽： FPGA 準(zhǔn)則

  上傳時(shí)間： 2014-01-19

  上傳用戶：大融融rr

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標(biāo)簽： 3DES FPGA 加密算法 算法

  上傳時(shí)間： 2016-07-01

  上傳用戶：lz4v4

• 實(shí)時(shí)電話計(jì)費(fèi)系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個(gè)重要組成部分。介紹了一種用FPGA 器件實(shí)現(xiàn)電話計(jì)費(fèi)系統(tǒng) 的方法, 并給出了設(shè)計(jì)框圖和詳細(xì)設(shè)計(jì)過(guò)程, 設(shè)計(jì)采用Verilog_HDL 硬件語(yǔ)言。免費(fèi)下載

  資源簡(jiǎn)介：實(shí)時(shí)電話計(jì)費(fèi)系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個(gè)重要組成部分。介紹了一種用FPGA 器件實(shí)現(xiàn)電話計(jì)費(fèi)系統(tǒng) 的方法, 并給出了設(shè)計(jì)框圖和詳細(xì)設(shè)計(jì)過(guò)程, 設(shè)計(jì)采用Verilog_HDL 硬件語(yǔ)言。

  標(biāo)簽： Verilog_HDL FPGA 電話 計(jì)費(fèi)系統(tǒng)

  上傳時(shí)間： 2016-08-24

  上傳用戶：lanhuaying

• 介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。免費(fèi)下載

  資源簡(jiǎn)介：介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。

  標(biāo)簽： IIR FPGA VHDL 濾波器

  上傳時(shí)間： 2013-12-17

  上傳用戶：ardager

• FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用CPLD器件實(shí)免費(fèi)下載

  資源簡(jiǎn)介：FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 FPGA中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計(jì)的DRAM控制器 用CPLD器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)

  標(biāo)簽： CPLD FPGA FPGACPLD DRAM

  上傳時(shí)間： 2017-07-20

  上傳用戶：ikemada