相 關(guān) 資 源

• VHDL在CPLD和FPGA設(shè)計中的應(yīng)用,期刊論文免費下載

  資源簡介：VHDL在CPLD和FPGA設(shè)計中的應(yīng)用,期刊論文，講述復(fù)雜邏輯器件的語言用法

  標簽： VHDL CPLD FPGA 中的應(yīng)用

  上傳時間： 2016-10-24

  上傳用戶：ynsnjs

• CPLD和FPGA的使用方法有詳細的介紹免費下載

  資源簡介：CPLD和FPGA的使用方法有詳細的介紹！！！大家快來下載吧

  標簽： CPLD FPGA

  上傳時間： 2013-08-06

  上傳用戶：lalaruby

• 詳細介紹了CPLD和FPGA的區(qū)別免費下載

  資源簡介：詳細介紹了CPLD和FPGA的區(qū)別，對新手理解FPGA和CPLD有極大的幫助。

  標簽： CPLD FPGA 詳細介紹

  上傳時間： 2013-08-26

  上傳用戶：天空說我在

• 詳細介紹了CPLD和FPGA的區(qū)別免費下載

  資源簡介：詳細介紹了CPLD和FPGA的區(qū)別，對新手理解FPGA和CPLD有極大的幫助。

  標簽： CPLD FPGA 詳細介紹

  上傳時間： 2013-11-28

  上傳用戶：杜瑩12345

• CPLD和FPGA的使用方法有詳細的介紹！！！大家快來下載吧免費下載

  資源簡介：CPLD和FPGA的使用方法有詳細的介紹！！！大家快來下載吧

  標簽： CPLD FPGA 家

  上傳時間： 2017-09-14

  上傳用戶：lacsx

• 關(guān)于CPLD和FPGA變成的資料很有用免費下載

  資源簡介：關(guān)于CPLD和FPGA變成的資料很有用，適合各個層次的開發(fā)者。\r\n

  標簽： CPLD FPGA

  上傳時間： 2013-08-08

  上傳用戶：1234567890qqq

• 講述CPLD和FPGA的結(jié)構(gòu)免費下載

  資源簡介：講述CPLD和FPGA的結(jié)構(gòu)，對初學(xué)者很有用。

  標簽： CPLD FPGA

  上傳時間： 2013-08-26

  上傳用戶：奔跑的雪糕

• 關(guān)于用CPLD和FPGA做插補算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!免費下載

  資源簡介：關(guān)于用CPLD和FPGA做插補算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!

  標簽： FPGA CPLD 插補算法 控制

  上傳時間： 2013-09-02

  上傳用戶：taox

• CPLD和FPGA設(shè)計介紹免費下載

  資源簡介：Field Programmable Gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works c...

  標簽： CPLD FPGA

  上傳時間： 2013-10-29

  上傳用戶：lixqiang

• 關(guān)于用CPLD和FPGA做插補算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!免費下載

  資源簡介：關(guān)于用CPLD和FPGA做插補算法的內(nèi)容,對于想用FPGA做控制的朋友是個好的借鑒!

  標簽： FPGA CPLD 插補算法 控制

  上傳時間： 2015-06-28

  上傳用戶：liglechongchong

• 講述CPLD和FPGA的結(jié)構(gòu)免費下載

  資源簡介：講述CPLD和FPGA的結(jié)構(gòu)，對初學(xué)者很有用。

  標簽： CPLD FPGA

  上傳時間： 2014-01-23

  上傳用戶：lps11188

• 使用C8051F020和FPGA設(shè)計的低頻信號相位測量儀器免費下載

  資源簡介：使用C8051F020和FPGA設(shè)計的低頻信號相位測量儀器，里面有詳細程序和硬件電路圖。

  標簽： C8051F020 FPGA 低頻信號 儀器

  上傳時間： 2016-09-03

  上傳用戶：ikemada

• 東南大學(xué)Verilog講義 Verilog 語言作為CPLD和FPGA開發(fā)語言,比VHDL相比有更多的優(yōu)勢.免費下載

  資源簡介：東南大學(xué)Verilog講義 Verilog 語言作為CPLD和FPGA開發(fā)語言,比VHDL相比有更多的優(yōu)勢.

  標簽： Verilog CPLD FPGA VHDL

  上傳時間： 2017-03-20

  上傳用戶：aix008

• 關(guān)于CPLD和FPGA變成的資料很有用免費下載

  資源簡介：關(guān)于CPLD和FPGA變成的資料很有用，適合各個層次的開發(fā)者。

  標簽： CPLD FPGA

  上傳時間： 2013-12-21

  上傳用戶：685

• 這主要是學(xué)習(xí)vhdl和FPGA設(shè)計的一些資料免費下載

  資源簡介：這主要是學(xué)習(xí)vhdl和FPGA設(shè)計的一些資料

  標簽： vhdl FPGA

  上傳時間： 2014-01-06

  上傳用戶：qweqweqwe

• CPLD和FPGA設(shè)計介紹免費下載

  資源簡介：Field Programmable Gate Arrays (FPGAs) are becoming a critical part of every system design. Many vendors offer many different architectures and processes. Which one is right for your design? How do you design one of these so that it works c...

  標簽： CPLD FPGA

  上傳時間： 2013-10-22

  上傳用戶：lmq0059

• 地面數(shù)字電視融合方案發(fā)端的FPGA設(shè)計與仿真免費下載

  資源簡介：本項目完成的是中國地面數(shù)字電視融合方案發(fā)端系統(tǒng)的FPGA設(shè)計與實現(xiàn)。采用Stratix系列的EP1S80F1020C5FPGA為基礎(chǔ)構(gòu)建了主硬件處理平臺。系統(tǒng)中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調(diào)制以及信號成形4倍插值滾降濾波器等都是...

  標簽： FPGA 地面數(shù)字電視 仿真 方案

  上傳時間： 2013-07-05

  上傳用戶：qq521

• ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究免費下載

  資源簡介：隨著對高處理能力、網(wǎng)絡(luò)通信、實時多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹...

  標簽： FPGA ARM 處理器 中的應(yīng)用

  上傳時間： 2013-04-24

  上傳用戶：夢雨軒膂

• 基于提升機構(gòu)的二維離散小波的FPGA設(shè)計免費下載

  資源簡介：在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對傳輸式觀測衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲量和傳輸數(shù)據(jù)量的急劇增長，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信...

  標簽： FPGA 提升機 二維 離散小波

  上傳時間： 2013-06-15

  上傳用戶：00.00

• 介紹FPGA設(shè)計的指導(dǎo)性原則和具體準則免費下載

  資源簡介：主要介紹FPGA設(shè)計的指導(dǎo)性原則和具體準則。

  標簽： FPGA 準則

  上傳時間： 2013-08-19

  上傳用戶：nanfeicui

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)，采用了狀態(tài)機和流水線技術(shù)免費下載

  資源簡介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)。采用了狀態(tài)機和流水線技術(shù)，使得在面積和速度上達到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計以增強該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標簽： 3DES FPGA 加密算法 算法

  上傳時間： 2013-08-20

  上傳用戶：HGH77P99

• 本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲免費下載

  資源簡介：本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計方法, 并給出了設(shè)計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標簽： FPGA PLUS MAX CPLD

  上傳時間： 2014-02-01

  上傳用戶：wff

• FPGA設(shè)計方法和思想免費下載

  資源簡介：FPGA設(shè)計方法和思想，主要從硬件原則，系統(tǒng)原則，同步設(shè)計原則等等多方面進行了介紹。

  標簽： FPGA 設(shè)計方法

  上傳時間： 2013-08-06

  上傳用戶：熊少鋒

• 介紹了FPGA設(shè)計全流程免費下載

  資源簡介：介紹了FPGA設(shè)計全流程\r\n和一些簡單的例子

  標簽： FPGA 流程

  上傳時間： 2013-09-03

  上傳用戶：xiaowei314

• 介紹了FPGA設(shè)計全流程 和一些簡單的例子免費下載

  資源簡介：介紹了FPGA設(shè)計全流程 和一些簡單的例子

  標簽： FPGA 流程

  上傳時間： 2013-12-17

  上傳用戶：zhangzhenyu

• 主要介紹FPGA設(shè)計的指導(dǎo)性原則和具體準則。免費下載

  資源簡介：主要介紹FPGA設(shè)計的指導(dǎo)性原則和具體準則。

  標簽： FPGA 準則

  上傳時間： 2014-01-19

  上傳用戶：大融融rr

• 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)。采用了狀態(tài)機和流水線技術(shù)免費下載

  資源簡介：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)。采用了狀態(tài)機和流水線技術(shù)，使得在面積和速度上達到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計以增強該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

  標簽： 3DES FPGA 加密算法 算法

  上傳時間： 2016-07-01

  上傳用戶：lz4v4

• 實時電話計費系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個重要組成部分。介紹了一種用FPGA 器件實現(xiàn)電話計費系統(tǒng) 的方法, 并給出了設(shè)計框圖和詳細設(shè)計過程, 設(shè)計采用Verilog_HDL 硬件語言。免費下載

  資源簡介：實時電話計費系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個重要組成部分。介紹了一種用FPGA 器件實現(xiàn)電話計費系統(tǒng) 的方法, 并給出了設(shè)計框圖和詳細設(shè)計過程, 設(shè)計采用Verilog_HDL 硬件語言。

  標簽： Verilog_HDL FPGA 電話 計費系統(tǒng)

  上傳時間： 2016-08-24

  上傳用戶：lanhuaying

• 介紹了IIR 濾波器的FPGA 實現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時序控制、延時、補碼乘法和累加四個模塊的設(shè)計方法,并用VHDL和FPGA 器件實現(xiàn)了IIR 數(shù)字濾波。免費下載

  資源簡介：介紹了IIR 濾波器的FPGA 實現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時序控制、延時、補碼乘法和累加四個模塊的設(shè)計方法,并用VHDL和FPGA 器件實現(xiàn)了IIR 數(shù)字濾波。

  標簽： IIR FPGA VHDL 濾波器

  上傳時間： 2013-12-17

  上傳用戶：ardager

• FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用CPLD器件實免費下載

  資源簡介：FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用CPLD器件實現(xiàn)24位同步計數(shù)器的設(shè)計

  標簽： CPLD FPGA FPGACPLD DRAM

  上傳時間： 2017-07-20

  上傳用戶：ikemada