FPGA功耗優(yōu)化
資源簡(jiǎn)介：FPGA功耗優(yōu)化
上傳時(shí)間： 2014-12-28
上傳用戶：2218870695
資源簡(jiǎn)介：FPGA功耗優(yōu)化
上傳時(shí)間： 2014-01-22
上傳用戶：agent
資源簡(jiǎn)介：關(guān)于FPGA功耗的相關(guān)論文，想深入FPGA的朋友可以看看！
上傳時(shí)間： 2013-08-30
上傳用戶：acwme
資源簡(jiǎn)介：??? Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料） ???
上傳時(shí)間： 2013-11-23
上傳用戶：lijinchuan
資源簡(jiǎn)介：??? Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料） ???
上傳時(shí)間： 2015-01-01
上傳用戶：xauthu
資源簡(jiǎn)介：微軟亞洲研究院論文：無線網(wǎng)絡(luò)視頻端到端傳輸中的功耗優(yōu)化
上傳時(shí)間： 2014-01-04
上傳用戶：皇族傳媒
資源簡(jiǎn)介：關(guān)于FPGA功耗的相關(guān)論文，想深入FPGA的朋友可以看看！
上傳時(shí)間： 2014-01-09
上傳用戶：woshini123456
資源簡(jiǎn)介：本白皮書介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面，其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。
上傳時(shí)間： 2013-10-27
上傳用戶：giraffe
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列FPGA具有性能好、規(guī)模大、可重復(fù)編程、開發(fā)投資小等優(yōu)點(diǎn)，在現(xiàn)代電子產(chǎn)品中應(yīng)用得越來越廣泛。隨著微電子技術(shù)的高速發(fā)展，成本的不斷下降，F(xiàn)PGA正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。 FPGA軟件復(fù)雜的設(shè)置和不同的算法、FPGA硬件多樣的...
上傳時(shí)間： 2013-04-24
上傳用戶：zhangyi99104144
資源簡(jiǎn)介：CoreFFT 是Actel 公司提供的基于Actel FPGA 結(jié)構(gòu)優(yōu)化的微秒級(jí)FFT 運(yùn)算軟核，為客戶提供功能強(qiáng)大和高效的DSP 解決方案。CoreFFT 應(yīng)用于Actel 以Flash 和反熔絲技術(shù)為基礎(chǔ)的現(xiàn)場(chǎng)可編程門陣列（FPGA）器件，專為講求高可靠性的應(yīng)用場(chǎng)合而設(shè)計(jì)，如雷達(dá)、地面和高...
上傳時(shí)間： 2014-01-17
上傳用戶：hj_18
資源簡(jiǎn)介：本白皮書介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面，其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。
上傳時(shí)間： 2013-10-24
上傳用戶：wcl168881111111
資源簡(jiǎn)介：博士論文： 本文圍繞高性能嵌入式處理器的功耗問題，開展了深入的研究，主要涉及功 耗評(píng)估技術(shù)、嵌入式處理器結(jié)構(gòu)級(jí)低功耗優(yōu)化技術(shù)和異構(gòu)處理器的功耗有效性三 個(gè)方面。
上傳時(shí)間： 2013-05-25
上傳用戶：BOBOniu
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)能夠減少電子系統(tǒng)的開發(fā)風(fēng)險(xiǎn)和開發(fā)成本，縮短上市時(shí)間，降低維護(hù)升級(jí)成本，故廣泛地應(yīng)用在電子系統(tǒng)中。最新的FPGA都采用了層次化的布線資源結(jié)構(gòu)，與以前的結(jié)構(gòu)發(fā)生了很大的變化。由于FPGA布線資源的固定性和有限性，因此需要開發(fā)適用于...
上傳時(shí)間： 2013-04-24
上傳用戶：long14578
資源簡(jiǎn)介：單片機(jī)應(yīng)用技術(shù)選編10 目錄 第一章 專題論述1.1 嵌入式系統(tǒng)的技術(shù)發(fā)展和我們的機(jī)遇(2)1.2 一種新的電路設(shè)計(jì)和實(shí)現(xiàn)方法——進(jìn)化硬件(8)1.3 從8/16位機(jī)到32位機(jī)的系統(tǒng)設(shè)計(jì)(13)1.4 混合SoC設(shè)計(jì)(18)1.5 AT24系列存儲(chǔ)器數(shù)據(jù)串并轉(zhuǎn)換接口的IP核設(shè)計(jì)(23)1.6 低能耗嵌...
上傳時(shí)間： 2013-12-04
上傳用戶：vmznxbc
資源簡(jiǎn)介：關(guān)于低功耗設(shè)計(jì)的文檔.
上傳時(shí)間： 2013-10-15
上傳用戶：gaojiao1999
資源簡(jiǎn)介：CoreFFT 是Actel 公司提供的基于Actel FPGA 結(jié)構(gòu)優(yōu)化的微秒級(jí)FFT 運(yùn)算軟核，為客戶提供功能強(qiáng)大和高效的DSP 解決方案。CoreFFT 應(yīng)用于Actel 以Flash 和反熔絲技術(shù)為基礎(chǔ)的現(xiàn)場(chǎng)可編程門陣列（FPGA）器件，專為講求高可靠性的應(yīng)用場(chǎng)合而設(shè)計(jì)，如雷達(dá)、地面和高...
上傳時(shí)間： 2013-11-05
上傳用戶：風(fēng)行天下
資源簡(jiǎn)介：Xilinx電源功耗評(píng)估手冊(cè)用于動(dòng)態(tài)評(píng)估FPGA功耗的文檔
上傳時(shí)間： 2022-02-19
上傳用戶：
資源簡(jiǎn)介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
上傳時(shí)間： 2013-11-27
上傳用戶：邶刖
資源簡(jiǎn)介：FPGA設(shè)計(jì)中的低功耗解決方案\r\nFPGA設(shè)計(jì)中的低功耗解決方案
上傳時(shí)間： 2013-08-10
上傳用戶：zw380105939
資源簡(jiǎn)介：FPGA中的冒險(xiǎn)現(xiàn)象,降低FPGA的穩(wěn)定性和功耗
上傳時(shí)間： 2013-08-23
上傳用戶：qq10538412
資源簡(jiǎn)介：FPGA設(shè)計(jì)中常要考慮降低功耗，其中介紹了一些很實(shí)用的辦法。
上傳時(shí)間： 2013-09-01
上傳用戶：yqs138168
資源簡(jiǎn)介：在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...
上傳時(shí)間： 2014-12-28
上傳用戶：feilinhan
資源簡(jiǎn)介： 白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express? （PCIe?） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
上傳時(shí)間： 2013-11-16
上傳用戶：huangld
資源簡(jiǎn)介： 高級(jí)FPGA設(shè)計(jì)結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開發(fā)板，自己學(xué)會(huì)modelsim仿真、寫testbench，用PC機(jī)仿真就能有不少長(zhǎng)進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 ...
上傳時(shí)間： 2013-11-01
上傳用戶：zhaiyanzhong
資源簡(jiǎn)介：??????? 本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性，也可以說是一個(gè)很大的優(yōu)勢(shì)，即：采用低功耗28nm FPGA減少總系統(tǒng)成本
上傳時(shí)間： 2013-10-26
上傳用戶：huxiao341000
資源簡(jiǎn)介：基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：lmeeworm
資源簡(jiǎn)介：賽靈思采用專為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
上傳時(shí)間： 2013-11-18
上傳用戶：liaofamous
資源簡(jiǎn)介：? 賽靈思推出業(yè)界首款自動(dòng)化精細(xì)粒度時(shí)鐘門控解決方案，該解決方案可將 Virtex?-6 和 Spartan?-6 FPGA 設(shè)計(jì)方案的動(dòng)態(tài)功耗降低高達(dá) 30%。賽靈思智能時(shí)鐘門控優(yōu)化可自動(dòng)應(yīng)用于整個(gè)設(shè)計(jì)，既無需在設(shè)計(jì)流程中添加更多新的工具或步驟，又不會(huì)改變現(xiàn)有邏...
上傳時(shí)間： 2013-11-16
上傳用戶：eastimage
資源簡(jiǎn)介：在基于ASIC或FPGA的設(shè)計(jì)中，設(shè)計(jì)人員必須認(rèn)真考慮某些性能標(biāo)準(zhǔn)，他們面臨的挑戰(zhàn)主要體現(xiàn)在面積、速度和功耗方面。 與ASIC一樣，供應(yīng)商在FPGA設(shè)計(jì)中也需要應(yīng)對(duì)面積和速度的挑戰(zhàn)。隨著門數(shù)不斷增加，F(xiàn)PGA需要更大的面積和尺寸來適應(yīng)更多的應(yīng)用，設(shè)計(jì)工具需要...
上傳時(shí)間： 2013-11-14
上傳用戶：wkchong
資源簡(jiǎn)介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-11-15
上傳用戶：yjj631
