這個(gè)源程序是關(guān)于全加器的，又需要的同學(xué)可以借鑒一下
標(biāo)簽： 源程序 全加器
上傳時(shí)間： 2014-01-12
上傳用戶：LouieWu
通過VHDL實(shí)現(xiàn)4位全加器，8位全加器，和8位通用寄存器的設(shè)計(jì)
標(biāo)簽： VHDL 全加器
上傳時(shí)間： 2014-01-11
上傳用戶：lanwei
用VHDL寫的一個(gè)8位全加器的實(shí)驗(yàn)程序,供新手參考
標(biāo)簽： VHDL 8位 全加器 實(shí)驗(yàn)
上傳時(shí)間： 2017-03-03
上傳用戶：lx9076
8位全加器的VHDL描述，可用MAX+plusⅡ運(yùn)行測試
標(biāo)簽： VHDL 8位 全加器
上傳時(shí)間： 2014-01-16
上傳用戶：erkuizhang
使用Vhdl語言實(shí)現(xiàn)數(shù)字電路全加器功能，算法比較簡單，供初學(xué)者參考。
標(biāo)簽： Vhdl 語言 數(shù)字電路 全加器
上傳時(shí)間： 2013-12-10
上傳用戶：lhw888
全加器和記數(shù)器的測試文件，可直接用于modsim測試
標(biāo)簽： 全加器 記數(shù) 測試
上傳時(shí)間： 2014-01-09
上傳用戶：sssl
32位全加器 在querters II 下面運(yùn)行成功 仿真 驗(yàn)證均已成功
標(biāo)簽： querters II 全加器 仿真
上傳時(shí)間： 2017-05-03
上傳用戶：cc1915
4位全加器設(shè)計(jì)，包含半加器構(gòu)成全加器，由全加器構(gòu)成4位全加器及其拓展
標(biāo)簽： 全加器
上傳時(shí)間： 2017-05-06
上傳用戶：dreamboy36
八位全加器，實(shí)現(xiàn)自動加法，哈哈哈，大家共享
上傳時(shí)間： 2013-12-16
上傳用戶：zhangjinzj
一位全加器，VERILOG實(shí)現(xiàn)，包括測試文件，測試可用，歡迎下載，共同學(xué)習(xí)
上傳時(shí)間： 2013-12-24
上傳用戶：410805624
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<input id="ec2w6"></input>
