<li id="kisqq"></li>
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。
標簽： VHDL 寄存器 數控振蕩器 加法器
上傳時間： 2014-08-31
上傳用戶：yan2267246
加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路
標簽： 電路設計 加法器 乘法器 電路
上傳時間： 2015-05-29
上傳用戶：671145514
加法器核，帶進位位的，xilinx公司的核，能用
標簽： 加法器
上傳時間： 2015-05-31
上傳用戶：gtf1207
verilog shi 實現的加法器（8位）適用于初學asic
標簽： verilog asic shi 8位
上傳時間： 2015-06-02
上傳用戶：一諾88
本系統基于直接數字頻率合成技術；以凌陽SPCE061A單片機為控制核心；采用寬帶運放AD811和AGC技術使得50Ω負載上峰值達到6V±1V；由模擬乘法器AD835產生調幅信號；由數控電位器程控調制度；通過單片機改變頻率字實現調頻信號，最大頻偏可控；通過模擬開關產生ASK、PSK信號。系統的頻率范圍在100Hz～12MHz,穩定度優于10-5，最小步進為10Hz
標簽： SPCE 061A AD 061
上傳時間： 2015-06-03
上傳用戶：清風冷雨
N位加法器源代碼，通用的，通過xilinx驗證，希望對大家有用。
標簽： 加法器 源代碼
上傳時間： 2015-06-06
上傳用戶：zhangzhenyu
相應加法器的測試向量（test bench)
標簽： bench test 加法器 測試
上傳時間： 2014-01-06
上傳用戶：siguazgb
vhdl和verling hdl 的加法器
標簽： verling vhdl hdl 加法器
上傳時間： 2015-06-10
上傳用戶：qiaoyue
用vhdl語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
標簽： vhdl CPU 語言 分
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
用vhdl語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文
上傳用戶：450976175
蟲蟲下載站版權所有 京ICP備2021023401號-1
