中文在线аv在线,欧美性大战久久久,日本一区二区精品视频

減法器

測試向量波形產(chǎn)生：VHDL實(shí)例---加法器源程序

測試向量波形產(chǎn)生：VHDL實(shí)例---加法器源程序

標(biāo)簽： VHDL 測試向量加法器

上傳時(shí)間： 2013-12-04

上傳用戶：225588
Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方

Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計(jì)方案及VHDL程序

標(biāo)簽： Adder Ripple ripple Carry

上傳時(shí)間： 2015-05-13

上傳用戶：我們的船長
vhdl 測試向量含測試向量（Test Bench）和波形產(chǎn)生：VHDL實(shí)例---相應(yīng)加法器的測試向量（test bench).txt

vhdl 測試向量含測試向量（Test Bench）和波形產(chǎn)生：VHDL實(shí)例---相應(yīng)加法器的測試向量（test bench).txt

標(biāo)簽： Bench bench vhdl Test

上傳時(shí)間： 2015-05-13

上傳用戶：天涯
16位高速加法器

16位高速加法器，采用verilog語言編寫，已經(jīng)成功仿真，能夠運(yùn)行

標(biāo)簽： 加法器

上傳時(shí)間： 2013-12-24

上傳用戶：aix008
veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考

veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考

標(biāo)簽： veilog 狀態(tài) 乘法器

上傳時(shí)間： 2013-12-31

上傳用戶：yulg
該源碼實(shí)現(xiàn)了一個(gè)8*8位的乘法器

該源碼實(shí)現(xiàn)了一個(gè)8*8位的乘法器，在實(shí)現(xiàn)的過程中用到了宏單元

標(biāo)簽： 源碼乘法器

上傳時(shí)間： 2013-12-28

上傳用戶：bakdesec
大型電子製造業(yè)后臺(tái)數(shù)據(jù)庫的詳細(xì)設(shè)計(jì)!絕對好東西!(部分刪減)

大型電子製造業(yè)后臺(tái)數(shù)據(jù)庫的詳細(xì)設(shè)計(jì)!絕對好東西!(部分刪減)

標(biāo)簽： 大型后臺(tái) 分

上傳時(shí)間： 2015-05-17

上傳用戶：aa54
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.

布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.

標(biāo)簽： EDATOOL VHDL 乘法器程序

上傳時(shí)間： 2015-05-20

上傳用戶：zycidjl
這是用vhdl編寫的四位加法器

這是用vhdl編寫的四位加法器，請多指教

標(biāo)簽： vhdl 編寫加法器

上傳時(shí)間： 2013-12-12

上傳用戶：yepeng139
基于maxplus2的八位加法器

基于maxplus2的八位加法器，已經(jīng)通過仿真

標(biāo)簽： maxplus2 加法器

上傳時(shí)間： 2014-01-19

上傳用戶：cc1