經(jīng)過(guò)精心設(shè)計(jì)的除法器的代碼，并在FPGA硬件平臺(tái)實(shí)現(xiàn)和驗(yàn)證過(guò)的
標(biāo)簽： 除法器 代碼
上傳時(shí)間： 2014-11-24
上傳用戶：sk5201314
除法器的設(shè)計(jì)本文所采用的除法原理是：對(duì)于八位無(wú)符號(hào)被除數(shù)A，先對(duì)A轉(zhuǎn)換成高八位是0低八位是A的數(shù)C，在時(shí)鐘脈沖的每個(gè)上升沿C 向左移動(dòng)一位，最后一位補(bǔ)零，同時(shí)判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時(shí)進(jìn)行移位操作，將C的第二位置1。否則，繼續(xù)移位操作。經(jīng)過(guò)八個(gè)周期后，所得到的C的高八位為余數(shù)，第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。
標(biāo)簽： 除法器 除法 符號(hào)
上傳時(shí)間： 2014-11-23
上傳用戶：皇族傳媒
定點(diǎn)除法器程序，分為被除數(shù)大于除數(shù)和除數(shù)大于被除數(shù)兩種情況
標(biāo)簽： 定點(diǎn) 除法器 程序
上傳時(shí)間： 2016-06-09
上傳用戶：wweqas
用verilog HDL代碼編寫(xiě)的快速除法器，比較有用
標(biāo)簽： verilog HDL 代碼 編寫(xiě)
上傳時(shí)間： 2013-12-21
上傳用戶：xfbs821
用VHDL語(yǔ)言實(shí)現(xiàn)的除法器，可以處理非整除運(yùn)算。精度0.004
標(biāo)簽： VHDL 語(yǔ)言 除法器
上傳時(shí)間： 2014-01-26
上傳用戶：kr770906
一個(gè)簡(jiǎn)單的除法器,可以供各位參考!
標(biāo)簽： 除法器
上傳時(shí)間： 2014-01-02
上傳用戶：hanli8870
這是一個(gè)利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 除法器
上傳時(shí)間： 2016-07-30
上傳用戶：1159797854
32位元2進(jìn)位除法器
上傳時(shí)間： 2016-10-24
上傳用戶：zmy123
除法器,可以很好的實(shí)現(xiàn)VHDL除法器的功能對(duì)于初學(xué)者有很大幫助.
標(biāo)簽： VHDL 除法器 初學(xué)者
上傳時(shí)間： 2013-12-16
上傳用戶：lwwhust
lattice isplever7竟然沒(méi)有除法庫(kù),只好在網(wǎng)上找了老外寫(xiě)的vhdl除法器
標(biāo)簽： isplever7 lattice vhdl 除法
上傳時(shí)間： 2014-01-10
上傳用戶：athjac
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
