單周期除法器，速度快，滿足頻率要求，使得單周期內得到除數
標簽： 周期 除法器
上傳時間： 2017-04-12
上傳用戶：s363994250
verilog格式的除法器，試過了，很好用，再也不要為觸發器發愁了
標簽： verilog 除法器
上傳用戶：Divine
是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除
標簽： Nios 指令 除法器
上傳時間： 2014-01-21
上傳用戶：star_in_rain
一個用vhdl硬件描述語言實現的一個比較簡單的除法器
標簽： vhdl 硬件描述語言 比較 除法器
上傳時間： 2017-06-12
上傳用戶：waitingfy
restoring除法器設計 經典算法了，可以仿真通過
標簽： restoring 除法器 算法
上傳用戶：aysyzxzm
除法器的設計本文所采用的除法原理是：對于八位無符號被除數A，先對A轉換成高八位是0低八位是A的數C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補零，同時判斷C的高八位是否大于除數B，如是則C的高八位減去B，同時進行移位操作，將C的第二位置1。否則，繼續移位操作。經過八個周期后，所得到的C的高八位為余數，第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。
標簽： 除法器 除法 符號
上傳時間： 2017-07-20
上傳用戶：redmoons
基于FPGA單精度浮點除法器的實現，有一些源代碼，僅供參考。
標簽： FPGA 精度 浮點 除法器
上傳時間： 2017-09-12
上傳用戶：希醬大魔王
基于Altera的FPGA設計的硬件除法器，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
標簽： fpga 硬件除法器
上傳時間： 2022-05-20
上傳用戶：
cpu設計中關于加法器，乘法器，除法器設計的ppt，希望對硬件學習的人有幫助
標簽： cpu 加法器
上傳時間： 2016-02-09
上傳用戶：671145514
“計算機組成原理”是計算機專業的一門核心課程。傳統的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學生主要進行功能實現和驗證，缺少自主設計和創新過程。 為改變這種狀況，須更新現有的計算機組成原理實驗系統。采用FPGA芯片作為載體，使用EDA開發工具，用硬件描述語言實現不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實驗教學的完整計算機系統。這期間學生將掌握組成原理實驗系統的各個部件的功能及其相互之間如何協作。本實驗系統能夠讓學生完成有關計算機組成原理的部件實驗和整機實驗：部件實驗包括加法器、乘法器、除法器、算術邏輯運算單元、控制器、存儲器等；整機實驗可以獨立實現各部件的功能描述。該系統能夠幫助學生鞏固課堂知識并增強設計能力。 為實現上述目的，依據EDA技術的開發流程和方法，建立了一個完整的體系，其中包括控制模塊、內存模塊、運算器模塊、通用寄存器組及其控制部件、程序計數器、地址寄存器、指令寄存器、時序部件、數據控制部件、狀態值控制部件，以及為幫學生調試而專門設計的輸出觀察部件。在Quartus Ⅱ開發環境下，使用Altera公司FPGA芯片，采用VHDL，語言設計并實現了上述模塊。經過仿真測試，所實現的各功能模塊作為獨立部件時能完成各自功能：而將這些部件組合起來的整機系統，可以執行程序段和進行各種運算處理，達到了設計要求。
標簽： FPGA 計算機組成原理 實驗系統
上傳時間： 2013-06-01
上傳用戶：hebmuljb
蟲蟲下載站版權所有 京ICP備2021023401號-1
