這篇文章討論了不同Hdl代碼的編寫方式，對綜合結果的影響。閱讀本文對深入了解綜合工具和提高Hdl的編寫水平有不少幫助，原文時針對Synopsys的綜合軟件論述的，但對所有綜合軟件，都有普遍的借鑒意義
標簽： Synthesis Coding Styles Guide
上傳時間： 2014-12-23
上傳用戶：huql11633
本文簡單探討了verilog Hdl設計中的可綜合性問題，適合Hdl初學者閱讀 用組合邏輯實現的電路和用時序邏輯實現的 電路要分配到不同的進程中。 不要使用枚舉類型的屬性。 Integer應加范圍限制。 通常的可綜合代碼應該是同步設計。 避免門級描述，除非在關鍵路徑中。
標簽： Hdl 綜合設計
上傳時間： 2013-10-21
上傳用戶：smallfish
概述:數字通信和自動化控制等領域的高速度發展和世界范圍的高技術競爭對數字系統提出了越來越高的要求，特別是需要設計具有實時信號處理能力的專用集成電路，要求把包括多個CPU內核在內的整個電子系統綜合到一個芯片(SOC)上。集成電路制造工藝的發展；知識產權核(IP)的重復利用；硬件描述語言(Hdl)的大規模使用；
標簽： Verilog Actel Hdl 基本知識
上傳時間： 2013-10-28
上傳用戶：pol123
本書是介紹Verilog Hdl入門的教材，希望對各位朋友有用
標簽： Verilog Hdl 教材
上傳時間： 2014-01-07
上傳用戶：xiaozhiqban
Verilog Hdl 黑金資料
標簽： Verilog Hdl
上傳時間： 2013-11-04
上傳用戶：上善若水
基于可變時的Hdl交通燈設計
標簽： Hdl
上傳時間： 2013-10-16
上傳用戶：小鵬
Verilog Hdl 華為入門教程
標簽： Verilog Hdl 華為 入門教程
上傳時間： 2013-10-10
上傳用戶：Amygdala
Verilog Hdl程序設計教程
標簽： Verilog Hdl 程序設計 教程
上傳時間： 2013-11-22
上傳用戶：wuchunwu
用Verilog Hdl實現I2C總線功能
標簽： Verilog Hdl I2C
上傳時間： 2013-11-07
上傳用戶：源弋弋
硬件描述語言Hdl的現狀與發展
標簽： Hdl 硬件描述語言 發展
上傳時間： 2013-10-14
上傳用戶：SimonQQ
蟲蟲下載站版權所有 京ICP備2021023401號-1
