verilog 編寫的pic16c5x時鐘模塊
資源簡介:verilog 編寫的pic16c5x時鐘模塊
上傳時間: 2015-10-25
上傳用戶:xiaodu1124
資源簡介:verilog編寫的計算百分比模塊
上傳時間: 2013-12-17
上傳用戶:wang0123456789
資源簡介:一個用verilog編寫的數字時鐘,最后在8段數碼管上顯示出來,對于初學verilog的有一定的幫助,是一個工程文件
上傳時間: 2013-12-01
上傳用戶:363186
資源簡介:verilog編寫的流水線模塊
上傳時間: 2015-03-09
上傳用戶:杜瑩12345
資源簡介:verilog編寫的alu模塊
上傳時間: 2015-03-09
上傳用戶:qb1993225
資源簡介:verilog編寫的狀態機檢測00100序列. 實現 input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀態是否正確工作
上傳時間: 2015-07-14
上傳用戶:ggwz258
資源簡介:用verilog語言編寫的看門狗模塊modulewdt
上傳時間: 2013-12-23
上傳用戶:jjj0202
資源簡介:verilog編寫的時鐘控制程序,在xilinx芯片上開發。具有案件防抖等考慮,
上傳時間: 2016-09-19
上傳用戶:英雄
資源簡介:用verilog編寫的高速8路并行dds模塊,用于與高速da(1ghz或以上)接口產生任意頻率正弦波,模塊已經經過工程驗證,用于產品中。
上傳時間: 2014-01-04
上傳用戶:ruan2570406
資源簡介:用verilog編寫的4位ALU,由算術運算模塊、邏輯運算模塊、選擇模塊組成
上傳時間: 2014-01-04
上傳用戶:Amygdala
資源簡介:由verilog編寫的乘法器,通過兩個文件的調用實現。由于子模塊的調用使得程序簡化了許多。
上傳時間: 2014-08-29
上傳用戶:luopoguixiong
資源簡介:C51編寫的實時時鐘程序,用1602液晶模塊顯示,使用DS1302時鐘芯片
上傳時間: 2013-11-28
上傳用戶:woshini123456
資源簡介:使用verilog編寫的同步FIFO,可通過設置程序中的DEPTH設置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據,\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
上傳時間: 2013-08-12
上傳用戶:ljt101007
資源簡介:verilog 編寫的I2c協議程序,用于cpld讀寫EEPROM
上傳時間: 2013-08-31
上傳用戶:csgcd001
資源簡介:用Java編寫的小時鐘
上傳時間: 2014-08-05
上傳用戶:佳期如夢
資源簡介:用編寫的一個時鐘程序
上傳時間: 2015-02-06
上傳用戶:jyycc
資源簡介:用verilog編寫的多功能數字鐘
上傳時間: 2015-02-25
上傳用戶:王者A
資源簡介:這是一個很好的verilog 編寫的8位RISC CPU源碼(可做為MCU),并且包括完整的C 語言的測試代碼。
上傳時間: 2014-01-05
上傳用戶:李夢晗
資源簡介:verilog編寫的32位浮點加法器
上傳時間: 2015-03-09
上傳用戶:372825274
資源簡介:verilog編寫的全功能串口
上傳時間: 2014-02-11
上傳用戶:Breathe0125
資源簡介:加法器(使用verilog編寫的),雖然簡單,但是這也是學習verilog最基礎的東西!希望大家一起學習!
上傳時間: 2013-12-10
上傳用戶:410805624
資源簡介:用verilog編寫的網卡芯片rtl級。前仿后仿都通過了,可以在modelsim上運行察看
上傳時間: 2015-03-31
上傳用戶:lxm
資源簡介:采用verilog編寫的串口通信程序,采用了狀態機設計!程序簡單,消耗資源少
上傳時間: 2014-12-08
上傳用戶:yd19890720
資源簡介:verilog編寫的M序列發生器,希望能對大家帶來幫助。
上傳時間: 2014-01-11
上傳用戶:zhliu007
資源簡介:verilog 實現的jtag ip模塊 包括了測試程序
上傳時間: 2014-12-08
上傳用戶:葉山豪
資源簡介:CHDL語言編寫的數字時鐘程序 具有時間顯示,整點報時,零點報時,和時間可調
上傳時間: 2013-12-10
上傳用戶:lacsx
資源簡介:用VHDL編寫的數字時鐘,可變寬度脈沖產生器
上傳時間: 2014-12-02
上傳用戶:xaijhqx
資源簡介:一個匯編編寫的彩色時鐘及其源代碼,內含操作說明,對于匯編的初學者來說有一定幫助
上傳時間: 2015-05-09
上傳用戶:wang0123456789
資源簡介:一個非常簡單的cpu設計的原代碼,是用verilog編寫的
上傳時間: 2014-12-08
上傳用戶:siguazgb
資源簡介:用verilog編寫的pci——rtl級。
上傳時間: 2015-06-06
上傳用戶:亞亞娟娟123