相 關(guān) 資 源

• verilog 編寫的pic16c5x時鐘模塊免費下載

  資源簡介：verilog 編寫的pic16c5x時鐘模塊

  標(biāo)簽： verilog pic 16c 16

  上傳時間： 2015-10-25

  上傳用戶：xiaodu1124

• verilog編寫的計算百分比模塊免費下載

  資源簡介：verilog編寫的計算百分比模塊

  標(biāo)簽： verilog 編寫 分 模塊

  上傳時間： 2013-12-17

  上傳用戶：wang0123456789

• 一個用verilog編寫的數(shù)字時鐘免費下載

  資源簡介：一個用verilog編寫的數(shù)字時鐘，最后在8段數(shù)碼管上顯示出來，對于初學(xué)verilog的有一定的幫助，是一個工程文件

  標(biāo)簽： verilog 編寫 數(shù)字時鐘

  上傳時間： 2013-12-01

  上傳用戶：363186

• verilog編寫的流水線模塊免費下載

  資源簡介：verilog編寫的流水線模塊

  標(biāo)簽： verilog 編寫 流水線 模塊

  上傳時間： 2015-03-09

  上傳用戶：杜瑩12345

• verilog編寫的alu模塊免費下載

  資源簡介：verilog編寫的alu模塊

  標(biāo)簽： verilog alu 編寫 模塊

  上傳時間： 2015-03-09

  上傳用戶：qb1993225

• verilog編寫的狀態(tài)機檢測00100序列. 實現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀免費下載

  資源簡介：verilog編寫的狀態(tài)機檢測00100序列. 實現(xiàn) input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀態(tài)是否正確工作

  標(biāo)簽： 000000000100100 011000010010000 verilog output

  上傳時間： 2015-07-14

  上傳用戶：ggwz258

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標(biāo)簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• verilog編寫的時鐘控制程序免費下載

  資源簡介：verilog編寫的時鐘控制程序，在xilinx芯片上開發(fā)。具有案件防抖等考慮，

  標(biāo)簽： verilog 編寫 時鐘控制 程序

  上傳時間： 2016-09-19

  上傳用戶：英雄

• 用verilog編寫的高速8路并行dds模塊免費下載

  資源簡介：用verilog編寫的高速8路并行dds模塊，用于與高速da(1ghz或以上)接口產(chǎn)生任意頻率正弦波，模塊已經(jīng)經(jīng)過工程驗證，用于產(chǎn)品中。

  標(biāo)簽： verilog dds 8路 編寫

  上傳時間： 2014-01-04

  上傳用戶：ruan2570406

• 用verilog編寫的4位ALU免費下載

  資源簡介：用verilog編寫的4位ALU，由算術(shù)運算模塊、邏輯運算模塊、選擇模塊組成

  標(biāo)簽： verilog ALU 編寫

  上傳時間： 2014-01-04

  上傳用戶：Amygdala

• 由verilog編寫的乘法器免費下載

  資源簡介：由verilog編寫的乘法器，通過兩個文件的調(diào)用實現(xiàn)。由于子模塊的調(diào)用使得程序簡化了許多。

  標(biāo)簽： verilog 編寫 乘法器

  上傳時間： 2014-08-29

  上傳用戶：luopoguixiong

• C51編寫的實時時鐘程序免費下載

  資源簡介：C51編寫的實時時鐘程序，用1602液晶模塊顯示，使用DS1302時鐘芯片

  標(biāo)簽： C51 編寫 實時時鐘 程序

  上傳時間： 2013-11-28

  上傳用戶：woshini123456

• 使用verilog編寫的同步FIFO免費下載

  資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

  標(biāo)簽： verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• verilog 編寫的I2c協(xié)議程序免費下載

  資源簡介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 用Java編寫的小時鐘免費下載

  資源簡介：用Java編寫的小時鐘

  標(biāo)簽： Java 編寫 時鐘

  上傳時間： 2014-08-05

  上傳用戶：佳期如夢

• 用編寫的一個時鐘程序免費下載

  資源簡介：用編寫的一個時鐘程序

  標(biāo)簽： 編寫 時鐘程序

  上傳時間： 2015-02-06

  上傳用戶：jyycc

• 用verilog編寫的多功能數(shù)字鐘免費下載

  資源簡介：用verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： verilog 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU）免費下載

  資源簡介：這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標(biāo)簽： verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標(biāo)簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• verilog編寫的全功能串口免費下載

  資源簡介：verilog編寫的全功能串口

  標(biāo)簽： verilog 編寫 串口

  上傳時間： 2014-02-11

  上傳用戶：Breathe0125

• 加法器（使用verilog編寫的）,雖然簡單免費下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• 用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了免費下載

  資源簡介：用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看

  標(biāo)簽： verilog rtl 編寫 網(wǎng)卡芯片

  上傳時間： 2015-03-31

  上傳用戶：lxm

• 采用verilog編寫的串口通信程序免費下載

  資源簡介：采用verilog編寫的串口通信程序，采用了狀態(tài)機設(shè)計！程序簡單，消耗資源少

  標(biāo)簽： verilog 編寫 串口通信 程序

  上傳時間： 2014-12-08

  上傳用戶：yd19890720

• verilog編寫的M序列發(fā)生器免費下載

  資源簡介：verilog編寫的M序列發(fā)生器，希望能對大家?guī)韼椭?/p>

  標(biāo)簽： verilog M序列 編寫 發(fā)生器

  上傳時間： 2014-01-11

  上傳用戶：zhliu007

• verilog 實現(xiàn)的jtag ip模塊 包括了測試程序免費下載

  資源簡介：verilog 實現(xiàn)的jtag ip模塊 包括了測試程序

  標(biāo)簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• CHDL語言編寫的數(shù)字時鐘程序 具有時間顯示免費下載

  資源簡介：CHDL語言編寫的數(shù)字時鐘程序 具有時間顯示，整點報時，零點報時，和時間可調(diào)

  標(biāo)簽： CHDL 語言 編寫 數(shù)字時鐘

  上傳時間： 2013-12-10

  上傳用戶：lacsx

• 用VHDL編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器免費下載

  資源簡介：用VHDL編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器

  標(biāo)簽： VHDL 編寫 數(shù)字時鐘 可變寬度脈沖

  上傳時間： 2014-12-02

  上傳用戶：xaijhqx

• 一個匯編編寫的彩色時鐘及其源代碼免費下載

  資源簡介：一個匯編編寫的彩色時鐘及其源代碼，內(nèi)含操作說明，對于匯編的初學(xué)者來說有一定幫助

  標(biāo)簽： 匯編 彩色 時鐘 編寫

  上傳時間： 2015-05-09

  上傳用戶：wang0123456789

• 一個非常簡單的cpu設(shè)計的原代碼,是用verilog編寫的免費下載

  資源簡介：一個非常簡單的cpu設(shè)計的原代碼,是用verilog編寫的

  標(biāo)簽： verilog cpu 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb

• 用verilog編寫的pci——rtl級。免費下載

  資源簡介：用verilog編寫的pci——rtl級。

  標(biāo)簽： verilog pci rtl 編寫

  上傳時間： 2015-06-06

  上傳用戶：亞亞娟娟123