毛片免费看不卡网站,麻豆视频一区,精品中国亚洲

VREF

DA與AD轉換

計算機應用中，有時需處理的信息不是數字量，而是一些隨時間連續變化的模擬量，甚至是一些非電量，如溫度、壓力、速度等。模擬量的存儲處理困難。首先將非電的模擬信號變成與之對應的模擬電信號，這要通過各種傳感器來完成。計算機可處理的信息均是數字量（電脈沖信號）1和0，必須把要處理的模擬電量轉換成數字化的電信號，這需要模擬(Analog)與數字(Digital)轉換電路。數字到模擬轉換:(Digital to Analog Convert, D/A) D/A轉換電路是模擬電路加上電子開關。D/A轉換電路的核心是一個運算放大器。運算放大器的特性:(Operation Amplifier) K->無窮大， V和->0 傳遞函數：V0 = -Vi * R0/Ri Ii->0, I和=If梯形R-2R電阻網絡D/A轉換器Ki受一個8位二進制代碼控制某位為1，對應開關K倒向右邊；某位為0，對應開關K倒向左邊。Ki不論倒向哪邊，均為接地VA-VH 的電位為： VREF，1/2VREF，..1/128VREFVO= -VREF *（1/2K7+1/4K6+…+1/256K0）V0= -（0-255/256）VREF 8位D/A轉換器DAC0830系列器件國家半導體公司（NS)產品，0830、0831、0832。R-2R梯形電阻網絡D/A轉換器，雙緩沖結構。單電源、低功耗、電流建立時間1uS。與微計算機接口方便。8位D/A轉換器DAC0830系列器件ILE：輸入鎖存允許； WR1#：加載IN REG； WR2#: 加載DAC REG； XFER#: IN REG傳到DAC REG； Iout1,Iout2: 外接OA輸入； Rfb: 反饋電阻接OA輸出； VREF：參考電源，控制輸出電壓變化范圍。

標簽： AD轉換

上傳時間： 2013-10-16

上傳用戶：lu2767
RSM1843四線電阻式觸摸屏控制芯片

RSM1843 是四線電阻式觸摸屏控制芯片。電路是一個12bit 模數轉換器（ADC），內置同步串行數據接口和驅動觸摸屏的低阻開關。基準電壓（VREF）變化范圍從1V 到+Vcc，相應的輸入電壓范圍為0V 到VREF。電路提供了關斷模式，功耗可降低至0.5W。RSM1843 工作電壓能低至2.7V，是電池供電設備的理想選擇，可適用于電阻式觸摸屏的PDA 等便攜設備。

標簽： 1843 RSM 四線電阻式觸摸屏控制芯片

上傳時間： 2013-11-19

上傳用戶：lalalal
FPGA連接DDR2的問題討論

我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配和通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？

標簽： FPGA DDR2 連接問題討論

上傳時間： 2013-10-12

上傳用戶：han_zh
FPGA連接DDR2的問題討論

我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配和通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？

標簽： FPGA DDR2 連接問題討論

上傳時間： 2013-10-21

上傳用戶：jjq719719
DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓VREF 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2013-10-18

上傳用戶：宋桃子
/// ////HVDA高差壓差動輸入

/// ////HVDA高差壓差動輸入，定時啟動，由T2定時//////////////// /////////選擇4，5通道為ADC0差動轉化通道////////////// /////////儀表為某速度儀，輸出Vout:0-10V,且帶有參考電壓輸出VREF:5V//// /////////儀表特性:Vout-VREF與速度成線性關系，量程為-1m/s至1m/s/////// /////////對于電壓超過3.6V的AD轉化，只能采用HVDA通道//////////////// /////////儀表輸出端與HVAIN+相連，儀表參考電平輸出與HVAIN-相連//// /////////HVREF端與1V相連(可由DAC輸出產生)////////////////////////// ///////////HVCAP連接30pf，濾波轉折頻率在1KHZ左右////////////////// /////////程序中對速度積分求取位移////////////////////////////////////// //////HVDA.c

標簽： HVDA 差壓輸入

上傳時間： 2014-01-25

上傳用戶：zwei41
ADI公司的200MPS高速16BIT AD的源碼

ADI公司的200MPS高速16BIT AD的源碼，注意VREF和VDD分開。

標簽： ADI 200 MPS BIT

上傳時間： 2014-01-19

上傳用戶：caozhizhi
ADC0809是帶有8位A/D轉換器、8路多路開關以及微處理機兼容的控制邏輯的CMOS組件。它是逐次逼近式A/D轉換器

ADC0809是帶有8位A/D轉換器、8路多路開關以及微處理機兼容的控制邏輯的CMOS組件。它是逐次逼近式A/D轉換器，可以和單片機直接接口，從ADC0809的通道IN3輸入0－5V之間的模擬量，通過ADC0809轉換成數字量在數碼管上以十進制形成顯示出來。ADC0809的VREF接＋5V電壓

標簽： 0809 CMOS ADC 轉換器

上傳時間： 2016-03-29

上傳用戶：asasasas
從ADC0809的通道IN3輸入0－5V之間的模擬量

從ADC0809的通道IN3輸入0－5V之間的模擬量，通過ADC0809轉換成數字量在數碼管上以十進制形成顯示出來。ADC0809的VREF接＋5V電壓

標簽： 0809 ADC IN3 輸入

上傳時間： 2017-09-14

上傳用戶：hzy5825468
卡爾曼濾波在AVR單片機的應用

卡爾曼濾波在AVR單片機的應用，引腳接法：PC1 (ADC1) Y Accel (Pin 8) PC2 (ADC2) Z Accel (Pin 7) PC3 (ADC3) X Rate (Pin 3) PC4 (ADC4) Y Rate (Pin 4) PC5 (ADC5) VREF (Pin 5)

標簽： AVR 卡爾曼濾波單片機

上傳時間： 2013-12-13

上傳用戶：dengzb84