中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
白皮書：采用低成本FPGA實現高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本，同時實現性能和功耗目標。點擊馬上下載！
上傳時間： 2013-11-16
上傳用戶：huangld
This white paper discusses how market trends, the need for increased productivity, and new legislation have accelerated the use of safety systems in industrial machinery. This TÜV-qualified FPGA design methodology is changing the paradigms of safety designs and will greatly reduce development effort, system complexity, and time to market. This allows FPGA users to design their own customized safety controllers and provides a significant competitive advantage over traditional microcontroller or ASIC-based designs. Introduction The basic motivation of deploying functional safety systems is to ensure safe operation as well as safe behavior in cases of failure. Examples of functional safety systems include train brakes, proximity sensors for hazardous areas around machines such as fast-moving robots, and distributed control systems in process automation equipment such as those used in petrochemical plants. The International Electrotechnical Commission’s standard, IEC 61508: “Functional safety of electrical/electronic/programmable electronic safety-related systems,” is understood as the standard for designing safety systems for electrical, electronic, and programmable electronic (E/E/PE) equipment. This standard was developed in the mid-1980s and has been revised several times to cover the technical advances in various industries. In addition, derivative standards have been developed for specific markets and applications that prescribe the particular requirements on functional safety systems in these industry applications. Example applications include process automation (IEC 61511), machine automation (IEC 62061), transportation (railway EN 50128), medical (IEC 62304), automotive (ISO 26262), power generation, distribution, and transportation. 圖Figure 1. Local Safety System
上傳時間： 2013-11-05
上傳用戶：維子哥哥
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
電子發燒友網核心提示：醫療內窺鏡的市場發展帶來了各種挑戰，例如，要求增強功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級醫療內窺鏡系統解決方案，它使用了1080p視頻設計工作臺、DSP 構建模塊、參考設計，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級醫療內窺鏡系統的開發時間。 引言 對內窺鏡檢查的需求在不斷增長，同時還需要不斷改進檢查過程，增強醫療設備的功能。全球競爭不斷加劇，導致各種新功能的出現，新市場的變化也非常快，開發周期越來越短，工程團隊必須集中精力提高核心競爭力，加強系統知識。工程師需要靈活的硬件平臺和支持各種平臺的工作臺工具，使他們能夠針對新標準或者標準的變化而對產品進行更新。此外，設計團隊必須更高效的進行開發工作。Altera® 1080p 視頻設計工作臺和28-nm FPGA提供了靈活的系統方法來滿足當前以及不斷發展的功能需求。 不斷增長的全球需求 很多因素導致對內窺鏡檢查的需求越來越強。今后數十年內，世界60歲以上的人口數量將會大幅度增長，對醫療衛生服務的需求也會隨之增長。而且，胃腸道患病人口在不斷增加，需要進行檢查和治療。越來越多的醫生采用內窺鏡檢查方法。很多政府報銷政策鼓勵非置入式治療，這有利于患者更快的恢復，從而降低了治療總成本，患者的體驗會更好。 很多國家增加了在醫療基礎設施上的投入，特別是加大了醫療設備的采購。反過來，這些新市場需求也擴大了對下一代內窺鏡系統的需求。設計團隊體驗到需求的不斷增長，而全球競爭導致他們推遲其產品發布計劃。
上傳時間： 2014-12-28
上傳用戶：huxiao341000
電子發燒友網訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優勢，未來的前景勢必無法估量。通過本文對Altera公司 28nm FPGA系列芯片的基本性能、市場優勢、型號差異以及典型應用等介紹，電子發燒友網小編將帶領大家一起來感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來的設計選擇相應的Altera 28nm FPGA 芯片。
上傳時間： 2013-11-21
上傳用戶：ZZJ886
為有效控制固態功率調制設備,提高系統的可調性和穩定性,介紹了一種基于現場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發器的設計方法和實現電路。該觸發器可選擇內或外觸發信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發生器的要求,提高了脈沖功率調制系統的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
這是一款U段、V段頻率接收機，搜索速度較快，但說明書基本上都是英文的，中文說明書較少，需要的TX可以作參考
標簽： GREAmerica 120 PSR 說明書
上傳時間： 2013-10-24
上傳用戶：3291976780
所謂光貓，是泛指將光以太信號轉換成其它協議信號的收發設備。光貓也稱為單 端口光端機， 是針對特殊用戶環境而設計的產品， 它利用一對光纖進行單 E1或單 V.35 或單10BaseT 點到點式的光傳輸終端設備。該設備作為本地網的中繼傳輸設備，適用 于基站的光纖終端傳輸設備以及租用線路設備。 而對于多口的光端機一般會直稱作“光 端機”， 對單端口光端機一般使用于用戶端， 工作類似常用的廣域網專線(電路)聯網用 的基帶 MODEM，和有稱作“光 MODEM”、“光貓”、“光調制解調器”。
上傳時間： 2013-11-21
上傳用戶：ming52900
提出一種高性能全數字式正弦波逆變電源的設計方案。該方案分為前后兩級，前級采用推挽升壓電路將輸入的直流電升壓到350 V左右的母線電壓，后級采用全橋逆變電路，逆變橋輸出經濾波器濾波后，用隔離變壓器進行電壓采樣，電流互感器進行電流采樣，以形成反饋環節，增加電源輸出的穩定性。升壓級PWM驅動及逆變級SPWM驅動均由STM32單片機產生，減小了硬件開支。基于上述方案試制的400 W樣機，具有輸出短路保護、過流保護及輸入過壓保護、欠壓保護功能，50 Hz輸出時頻率偏差小于0.05 Hz，滿載（400 W）效率高于87%，電壓精度為220 V±1%，THD小于1.5%。
上傳時間： 2013-11-17
上傳用戶：guojin_0704
