practical_lift_controller 實(shí)用電梯控制器 實(shí)用電梯控制系統(tǒng)block symbol file 實(shí)用電梯控制器的Verilog HDL程設(shè)計(jì)
標(biāo)簽： practical_lift_controller Verilog symbol block
上傳時間： 2016-09-06
上傳用戶：Zxcvbnm
用FPGA verilog hdl實(shí)現(xiàn)千兆以太網(wǎng)MAC。
標(biāo)簽： verilog FPGA hdl MAC
上傳時間： 2014-01-12
上傳用戶：yuanyuan123
用VERILOG HDL實(shí)現(xiàn)的任意 頻率分頻器源代碼，是一個通用的程序
標(biāo)簽： VERILOG HDL 頻率 分頻器
上傳時間： 2014-01-07
上傳用戶：alan-ee
0到255任意整數(shù)半整數(shù)分頻Verilog HDL.rar
標(biāo)簽： Verilog 255 HDL
上傳時間： 2014-12-20
上傳用戶：ztj182002
利用Verilog HDL對AD7705進(jìn)行控制ADC采樣，實(shí)驗(yàn)室?guī)熜值?/p>
標(biāo)簽： Verilog 7705 HDL ADC
上傳時間： 2014-01-27
上傳用戶：Andy123456
Verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序，實(shí)際測試可用。可以直接跟上位機(jī)連接，傳輸數(shù)據(jù)。
標(biāo)簽： Verilog C68013 68013 SLAVE
上傳時間： 2016-10-13
上傳用戶：ljmwh2000
實(shí)現(xiàn)十字路口簡單交通燈的verilog hdl源代碼,可以實(shí)現(xiàn)
標(biāo)簽： verilog hdl 十字路口 交通燈
上傳時間： 2013-12-17
上傳用戶：plsee
verilog HDL語言，對于超大規(guī)模集成電路開發(fā)學(xué)習(xí)非常有好處
標(biāo)簽： verilog HDL 語言
上傳時間： 2016-10-15
上傳用戶：cxl274287265
周立功Verilog HDL黃金參考指南，學(xué)習(xí)VerriLog的東西。
標(biāo)簽： Verilog HDL
上傳時間： 2014-01-17
上傳用戶：qiao8960
這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.
標(biāo)簽： verilog booth hdl 家
上傳時間： 2013-11-29
上傳用戶：jjj0202
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
