verilog HDL語言,對于超大規(guī)模集成電路開發(fā)學習非常有好處
資源簡介:采用 verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關鍵部件狀態(tài)控制器的設計,以及在與其它各種數(shù)字邏輯設計方法的比較下,顯示出使用verilog
上傳時間: 2013-07-06
上傳用戶:也一樣請求
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:通過verilog HDL語言使用CPLD連接PS2鍵盤.
上傳時間: 2013-08-21
上傳用戶:1583060504
資源簡介:本原碼是基于verilog HDL語言的FPGA原程序,主要用于測頻率,特點主要是可以更快地測頻。實時性更高。
上傳時間: 2013-09-01
上傳用戶:1417818867
資源簡介:以verilog HDL 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-09-05
上傳用戶:wyiman
資源簡介:verilog HDL教程135例:verilog HDL語言類似于C語言,便于學習。本文檔帶有源代碼,3-6章
上傳時間: 2013-12-12
上傳用戶:rocketrevenge
資源簡介:verilog HDL教程135例:verilog HDL語言類似于C語言,便于學習。本文檔帶有源代碼,7-8章
上傳時間: 2013-12-09
上傳用戶:cuiyashuo
資源簡介:verilog HDL教程135例:verilog HDL語言類似于C語言,便于學習。本文檔帶有源代碼,9-10章
上傳時間: 2013-12-26
上傳用戶:qb1993225
資源簡介:verilog HDL教程135例:verilog HDL語言類似于C語言,便于學習。本文檔帶有源代碼,11-12章
上傳時間: 2015-03-24
上傳用戶:zhaoq123
資源簡介:減1計數(shù)器 一、設計要求 用verilog HDL語言設計一個計數(shù)器。 要求計數(shù)器具有異步置位/復位功能,可以進行自增和自減計數(shù),其計數(shù)周期為2^N(N為二進制位數(shù))。 二、設計原理 輸入/輸出說明: d:異步置數(shù)數(shù)據(jù)輸入; q:當前計數(shù)器數(shù)據(jù)輸出; clock:時鐘脈沖...
上傳時間: 2015-03-28
上傳用戶:zycidjl
資源簡介:以verilog HDL 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:HDL 編碼風格與編碼指導,介紹了詳細的vHDL和verilog HDL語言的編程風格
上傳時間: 2014-01-05
上傳用戶:古谷仁美
資源簡介:用verilog HDL 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:用verilog HDL 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
上傳時間: 2015-07-18
上傳用戶:yulg
資源簡介:本原碼是基于verilog HDL語言的FPGA原程序,主要用于測頻率,特點主要是可以更快地測頻。實時性更高。
上傳時間: 2015-08-04
上傳用戶:15071087253
資源簡介:本原碼是基于verilog HDL語言編寫的,實現(xiàn)了SPI接口設計,可以應用于FPGA,實現(xiàn)SPI協(xié)議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:verilog HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細說明
上傳時間: 2014-10-14
上傳用戶:litianchu
資源簡介:該工程是基于verilog HDL 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼,會用QUATUSII的人都應該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:采用verilog HDL 語言實現(xiàn)整形dct算法,設計合理,算法簡單,是紅色邏輯開發(fā)板試驗程序,值得一看。
上傳時間: 2013-12-23
上傳用戶:aeiouetla
資源簡介:actel A3P250 fpga用verilog HDL語言實現(xiàn)串口功能的源代碼
上傳時間: 2013-12-23
上傳用戶:aa17807091
資源簡介:采用verilog HDL語言編寫的數(shù)字頻率計,被測波形分別為方波、三角波和正弦波;采用6個數(shù)碼管顯示結果,三檔量程可調(diào),工程價值很高,
上傳時間: 2016-03-21
上傳用戶:kr770906
資源簡介:采用verilog HDL語言編寫的交通燈控制系統(tǒng),這是一個完整的畢設課題,分別有分頻、顯示譯碼、倒計時和動態(tài)顯示驅(qū)動模塊,實用價值很高,
上傳時間: 2016-03-21
上傳用戶:R50974
資源簡介:采用verilog HDL語言編寫的多功能數(shù)字鐘,包括四個功能:時間顯示與設置、秒表、鬧鐘、日期顯示與設置,源代碼對FPGA和CPLD學習者價值很高,
上傳時間: 2016-03-21
上傳用戶:270189020
資源簡介:采用verilog HDL語言編寫的實用電梯控制器,這是一個在實驗室里模擬的項目,分為主控制器與分控制器,主控制器完成運行方向、顯示樓層、關開電梯門、與分控制器通訊等功能;分控制器是在每一層的設備,實現(xiàn)顯示電梯當前所在樓層、接收乘客上升下降要求等功能...
上傳時間: 2014-01-23
上傳用戶:日光微瀾
資源簡介:采用verilog HDL語言編寫的步進電機位置系統(tǒng),實現(xiàn)步進電機的定速、加速、減速、定位,且速率和加減速度都能做到連續(xù)可調(diào)的程序,對控制類相關的學習者價值很高
上傳時間: 2016-03-21
上傳用戶:aix008
資源簡介:采用verilog HDL語言編寫的直流電動機控制系統(tǒng),主要完成直流電動機的速度控制,典型的三閉環(huán)(位置、轉速和電流反饋)直流電機控制系統(tǒng),對控制類相關的學習者價值很高
上傳時間: 2014-01-19
上傳用戶:weiwolkt
資源簡介:verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。
上傳時間: 2013-12-08
上傳用戶:liglechongchong
資源簡介:小例子,關于verilog HDL語言的一些小練習,可供參考.
上傳時間: 2016-04-18
上傳用戶:youlongjian0