rs的譯碼器，rs譯碼是一個比較復雜的過程
資源簡介：rs的譯碼器，rs譯碼是一個比較復雜的過程
上傳時間： 2014-01-17
上傳用戶：1583060504
資源簡介：Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的...
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
資源簡介：糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛...
上傳時間： 2013-07-20
上傳用戶：xinshou123456
資源簡介：基于FPGA自適應高速RS編譯碼器的IP核設計
上傳時間： 2016-05-10
上傳用戶：asdkin
資源簡介：該程序是RS編譯碼器的MATLAB仿真程序，里面有對程序的詳細說明和解釋。包括編碼算法和譯法算法的原理，流程以及代碼實現。對掌握RS碼有非常好的學習價值。
上傳時間： 2013-12-31
上傳用戶：爺的氣質
資源簡介：RS編譯碼器的DSP實現，首先用MATLAB仿真，最后在DSP上實現
上傳時間： 2017-02-10
上傳用戶：D&L37
資源簡介：基于FPGA的RS編譯碼器實現 我是新手 剛學的寫的很簡單的代碼
上傳時間： 2014-12-03
上傳用戶：003030
資源簡介：RS碼譯碼器C語言工程，為[255,191]碼率的譯碼結構，具有通用性
上傳時間： 2014-06-19
上傳用戶：hj_18
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
資源簡介：全部的譯碼器的程序是用matlab編程的，大家可以下來看看，有什么評論就請告訴我好嗎，謝謝啊
上傳時間： 2015-06-07
上傳用戶：tfyt
資源簡介：一個用VHDL語言編寫的譯碼器程序，希望學習的人能夠下載學習。
上傳時間： 2013-12-23
上傳用戶：as275944189
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2017-03-23
上傳用戶：redmoons
資源簡介：這是一個HDB3的譯碼器，實現從HDB3雙極性碼到高低電平二值序列的轉化
上傳時間： 2017-06-26
上傳用戶：nairui21
資源簡介：這是一個HDB3的譯碼器，實現從HDB3雙極性碼到高低電平二值序列的轉化
上傳時間： 2013-12-08
上傳用戶：jyycc
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-10-17
上傳用戶：cc1915
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-12-13
上傳用戶：yzhl1988
資源簡介：作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢...
上傳時間： 2013-05-31
上傳用戶：huyiming139
資源簡介：卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設...
上傳時間： 2013-06-24
上傳用戶：myworkpost
資源簡介： 本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中?！ ∈紫冉榻B了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交...
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
資源簡介：就是個譯碼器，用cpld實現的譯碼器是verilog寫的
上傳時間： 2013-12-19
上傳用戶：as275944189
資源簡介： 本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用...
上傳時間： 2013-06-29
上傳用戶：gokk
資源簡介：研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑?，F代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信...
上傳時間： 2013-08-01
上傳用戶：lili123
資源簡介：這是一個rs譯碼器的verilog程序運行于quatus
上傳時間： 2015-05-31
上傳用戶：mikesering
資源簡介：基于PLD的RS碼編譯碼器設計，用VHDL語言編寫，編譯通過，測試結果正確。
上傳時間： 2016-01-17
上傳用戶：13188549192
資源簡介：<Verilog HDL 語言編程》 RS(204,188)譯碼器的設計
上傳時間： 2013-11-30
上傳用戶：lizhen9880
資源簡介：cpld/fpga RS(204,188)譯碼器的verilog程序
上傳時間： 2016-11-05
上傳用戶：tyler
資源簡介：精通verilog HDL語言編程源碼9——RS(204,188)譯碼器的設計
上傳時間： 2013-12-20
上傳用戶：獨孤求源
資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計
上傳時間： 2017-01-24
上傳用戶：縹緲
