相 關(guān) 資 源

• FPGA/CPLD VHDL語言實現(xiàn)SPI免費下載

  資源簡介：FPGA/CPLD VHDL語言實現(xiàn)SPI，擁有兩種模式，F(xiàn)PGA/CPLD即可工作在主機模式，又可工作在從機模式

  標(biāo)簽： FPGA CPLD VHDL SPI

  上傳時間： 2016-02-26

  上傳用戶：541657925

• 異步FIFO的FPGA實現(xiàn),XILINX FPGA, ISE ,VHDL語言實現(xiàn)免費下載

  資源簡介：異步FIFO的FPGA實現(xiàn),XILINX FPGA, ISE ,VHDL語言實現(xiàn)

  標(biāo)簽： FPGA XILINX FIFO VHDL

  上傳時間： 2017-09-09

  上傳用戶：秦莞爾w

• VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（87）免費下載

  資源簡介：國外機械工程圖識讀手冊

  標(biāo)簽： 機械 工程圖 識讀

  上傳時間： 2013-05-16

  上傳用戶：eeworm

• FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)免費下載

  資源簡介：FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)

  標(biāo)簽： FPGA VHDL 串口 調(diào)試

  上傳時間： 2013-08-11

  上傳用戶：362279997

• 用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計

  標(biāo)簽： VHDL FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 雙端口RAM的VHDL語言實現(xiàn)。完全在CPLD芯片上測試通過。可以實現(xiàn)對存儲器讀操作的同時對另外一個空間寫操作免費下載

  資源簡介：雙端口RAM的VHDL語言實現(xiàn)。完全在CPLD芯片上測試通過。可以實現(xiàn)對存儲器讀操作的同時對另外一個空間寫操作

  標(biāo)簽： CPLD VHDL RAM 操作

  上傳時間： 2015-10-15

  上傳用戶：sunjet

• 本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點及功能,使用VHDL語言實現(xiàn)數(shù)字邏輯,實現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.免費下載

  資源簡介：本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點及功能,使用VHDL語言實現(xiàn)數(shù)字邏輯,實現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.

  標(biāo)簽： COOLRUNNER CPLD VHDL 分

  上傳時間： 2013-12-18

  上傳用戶：shawvi

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...

  標(biāo)簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• VHDL語言實現(xiàn)的CRC碼程序,可用于FPGA實現(xiàn)免費下載

  資源簡介：VHDL語言實現(xiàn)的CRC碼程序,可用于FPGA實現(xiàn)

  標(biāo)簽： VHDL FPGA CRC 語言

  上傳時間： 2016-05-09

  上傳用戶：蠢蠢66

• 利用VHDL語言實現(xiàn)FPGA的PWM輸出波形免費下載

  資源簡介：利用VHDL語言實現(xiàn)FPGA的PWM輸出波形，占空比可控

  標(biāo)簽： VHDL FPGA PWM 語言

  上傳時間： 2016-06-16

  上傳用戶：lunshaomo

• 介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。免費下載

  資源簡介：介紹了基于Altera 公司的CPLD 芯片F(xiàn)L EX10 K,以及利用VHDL 語言實現(xiàn)多位二進 制碼轉(zhuǎn)換成8421BCD 碼的原理、設(shè)計思路和軟件實現(xiàn)。

  標(biāo)簽： Altera 8421 CPLD VHDL

  上傳時間： 2016-11-03

  上傳用戶：manking0408

• 介紹了如何用VHDL語言實現(xiàn)處理器的SPI接口免費下載

  資源簡介：介紹了如何用VHDL語言實現(xiàn)處理器的SPI接口

  標(biāo)簽： VHDL SPI 語言 處理器

  上傳時間： 2014-01-21

  上傳用戶：tb_6877751

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標(biāo)簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 這是使用使用FPGA實現(xiàn)CAM功能的介紹。用VHDL語言實現(xiàn)。免費下載

  資源簡介：這是使用使用FPGA實現(xiàn)CAM功能的介紹。用VHDL語言實現(xiàn)。

  標(biāo)簽： FPGA VHDL CAM 語言

  上傳時間： 2014-01-16

  上傳用戶：qiao8960

• FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)免費下載

  資源簡介：FPGA串口界面調(diào)試程序,用VHDL語言實現(xiàn)

  標(biāo)簽： FPGA VHDL 串口 調(diào)試

  上傳時間： 2014-01-18

  上傳用戶：pkkkkp

• 基于FPGA的VHDL編程實現(xiàn)各種音頻信號免費下載

  資源簡介：基于FPGA的VHDL編程實現(xiàn)各種音頻信號，采用的是周立功公司的fusion_startkit開發(fā)板。

  標(biāo)簽： FPGA VHDL 編程實現(xiàn) 音頻信號

  上傳時間： 2013-08-08

  上傳用戶：皇族傳媒

• 采用VHDL語言實現(xiàn)正弦波形的生成，主要使用的dds技術(shù)免費下載

  資源簡介：采用VHDL語言實現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。

  標(biāo)簽： VHDL dds 語言 正弦

  上傳時間： 2013-08-09

  上傳用戶：aeiouetla

• FPGA，VHDL語言的學(xué)習(xí)資料免費下載

  資源簡介：FPGA，VHDL語言的學(xué)習(xí)資料；\r\nFPGA的簡單設(shè)計\r\ndds的設(shè)計

  標(biāo)簽： FPGA VHDL 語言

  上傳時間： 2013-08-11

  上傳用戶：lili123

• 利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制免費下載

  資源簡介：利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制.已經(jīng)調(diào)試通過.已經(jīng)形成模版,可以進一步使用開發(fā).

  標(biāo)簽： proasic3 actel 1602C FPGA

  上傳時間： 2013-08-12

  上傳用戶：lwq11

• 此程序用通過PFGA用VHDL語言實現(xiàn)了傅立葉變換免費下載

  資源簡介：此程序用通過PFGA用VHDL語言實現(xiàn)了傅立葉變換，希望對大家有用

  標(biāo)簽： PFGA VHDL 程序 傅立葉變換

  上傳時間： 2013-08-30

  上傳用戶：tonyshao

• VHDL語言實現(xiàn)時鐘程序免費下載

  資源簡介：VHDL語言實現(xiàn)時鐘程序，用FPGA開發(fā)板試過后，能夠執(zhí)行

  標(biāo)簽： VHDL 語言 實現(xiàn)時鐘 程序

  上傳時間： 2013-12-14

  上傳用戶：chenlong

• 基于FPGA CPLD設(shè)計與實現(xiàn)UART免費下載

  資源簡介：基于FPGA CPLD設(shè)計與實現(xiàn)UART,一聽名字就知道，不用再說了吧，

  標(biāo)簽： FPGA CPLD UART

  上傳時間： 2013-08-09

  上傳用戶：zcs023047

• FIR濾波器的VHDL語言實現(xiàn)免費下載

  資源簡介：FIR濾波器的VHDL語言實現(xiàn)

  標(biāo)簽： VHDL FIR 濾波器 語言

  上傳時間： 2015-01-25

  上傳用戶：Miyuki

• VHDL語言實現(xiàn)的16位快速乘法器免費下載

  資源簡介：VHDL語言實現(xiàn)的16位快速乘法器

  標(biāo)簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 用VHDL語言實現(xiàn)的ARM處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序免費下載

  資源簡介：用VHDL語言實現(xiàn)的ARM處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序，可在重用

  標(biāo)簽： VHDL ARM 語言 處理器

  上傳時間： 2013-12-11

  上傳用戶：稀世之寶039

• 一個交通燈的VHDL語言實現(xiàn) 用 ＶＣ的　　１．在指定的文件夾內(nèi)查找某個文件 　　　　　２．獲取系統(tǒng)文件夾的路徑免費下載

  資源簡介：一個交通燈的VHDL語言實現(xiàn) 用 ＶＣ的　　１．在指定的文件夾內(nèi)查找某個文件 　　　　　２．獲取系統(tǒng)文件夾的路徑， 要求顯示windows system temp 當(dāng)前目錄的路徑 Ｃ語言　　跳馬問題：在５＊５的棋盤上，以編號為１的點出發(fā)，按日只跳馬，要求不重復(fù)地跳所有...

  標(biāo)簽： VHDL 交通燈 語言

  上傳時間： 2014-01-18

  上傳用戶：qq521

• VHDL語言實現(xiàn)的頻率發(fā)生器免費下載

  資源簡介：VHDL語言實現(xiàn)的頻率發(fā)生器，可以產(chǎn)生不同的頻率

  標(biāo)簽： VHDL 語言 發(fā)生器 頻率

  上傳時間： 2013-12-24

  上傳用戶：txfyddz

• 該文件可用VHDL語言實現(xiàn)時鐘8倍頻免費下載

  資源簡介：該文件可用VHDL語言實現(xiàn)時鐘8倍頻，運行環(huán)境可在maxplus2和ise的仿真軟件上

  標(biāo)簽： VHDL 語言 實現(xiàn)時鐘 倍頻

  上傳時間： 2015-04-28

  上傳用戶：gaome

• 分頻器 幾次分頻歐次分頻 VHDL 語言實現(xiàn)免費下載

  資源簡介：分頻器 幾次分頻歐次分頻 VHDL 語言實現(xiàn)

  標(biāo)簽： VHDL 分頻 分頻器 語言

  上傳時間： 2015-05-14

  上傳用戶：zycidjl