相 關(guān) 資 源

• verilog 實(shí)現(xiàn)的 jtag TAP免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的 jtag TAP ， 轉(zhuǎn)自 opencore.com， 已通過驗(yàn)證

  標(biāo)簽： verilog jtag TAP

  上傳時間： 2016-04-03

  上傳用戶：66666

• verilog 實(shí)現(xiàn)的 jtag TAP免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的 jtag TAP ， 轉(zhuǎn)自 opencore.com， 已通過驗(yàn)證

  標(biāo)簽： verilog jtag TAP

  上傳時間： 2016-04-03

  上傳用戶：redmoons

• verilog 實(shí)現(xiàn)的 jtag TAP免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的 jtag TAP ， 轉(zhuǎn)自 opencore.com， 已通過驗(yàn)證

  標(biāo)簽： verilog jtag TAP

  上傳時間： 2016-04-03

  上傳用戶：manking0408

• verilog 實(shí)現(xiàn)的 jtag TAP免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的 jtag TAP ， 轉(zhuǎn)自 opencore.com， 已通過驗(yàn)證

  標(biāo)簽： verilog jtag TAP

  上傳時間： 2016-04-03

  上傳用戶：zhangliming420

• verilog 實(shí)現(xiàn)的 jtag TAP免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的 jtag TAP ， 轉(zhuǎn)自 opencore.com， 已通過驗(yàn)證

  標(biāo)簽： verilog jtag TAP

  上傳時間： 2016-04-03

  上傳用戶：it男一枚

• verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測試程序免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測試程序

  標(biāo)簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• 用verilog實(shí)現(xiàn)的以太網(wǎng)接口免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!

  標(biāo)簽： verilog 以太網(wǎng)接口

  上傳時間： 2013-07-13

  上傳用戶：LSPSL

• 用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過

  標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)

  上傳時間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計算和顯示。

  標(biāo)簽： verilog DDS 正弦信號發(fā)生器 模塊

  上傳時間： 2013-08-28

  上傳用戶：asdfasdfd

• 用verilog實(shí)現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標(biāo)簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• 此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費(fèi)下載

  資源簡介：此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 這是我下的一個用verilog實(shí)現(xiàn)的除法代碼免費(fèi)下載

  資源簡介：這是我下的一個用verilog實(shí)現(xiàn)的除法代碼

  標(biāo)簽： verilog 除法 代碼

  上傳時間： 2015-10-01

  上傳用戶：zhuoying119

• 基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。免費(fèi)下載

  資源簡介：基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。

  標(biāo)簽： verilog FPGA 2048 FFT

  上傳時間： 2014-12-02

  上傳用戶：GavinNeko

• 這是一個用verilog實(shí)現(xiàn)的除法器代碼。免費(fèi)下載

  資源簡介：這是一個用verilog實(shí)現(xiàn)的除法器代碼。

  標(biāo)簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 用VHDL和verilog實(shí)現(xiàn)的四人搶答器免費(fèi)下載

  資源簡介：用VHDL和verilog實(shí)現(xiàn)的四人搶答器

  標(biāo)簽： verilog VHDL 搶答器

  上傳時間： 2015-11-15

  上傳用戶：redmoons

• verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計算和顯示。

  標(biāo)簽： verilog DDS 正弦信號發(fā)生器 模塊

  上傳時間： 2013-12-09

  上傳用戶：epson850

• 本文件中包含了多個verilog實(shí)現(xiàn)的實(shí)用小程序免費(fèi)下載

  資源簡介：本文件中包含了多個verilog實(shí)現(xiàn)的實(shí)用小程序，幫助初學(xué)者學(xué)習(xí)verilog語言。

  標(biāo)簽： verilog 程序

  上傳時間： 2016-01-07

  上傳用戶：ztj182002

• 一個verilog實(shí)現(xiàn)的crc校驗(yàn)免費(fèi)下載

  資源簡介：一個verilog實(shí)現(xiàn)的crc校驗(yàn)，用于fpga實(shí)現(xiàn)，快速，準(zhǔn)確有效

  標(biāo)簽： verilog crc

  上傳時間： 2016-01-21

  上傳用戶：songrui

• verilog 實(shí)現(xiàn)的hamming碼生成免費(fèi)下載

  資源簡介：verilog 實(shí)現(xiàn)的hamming碼生成，用于fpga

  標(biāo)簽： verilog hamming

  上傳時間： 2016-01-21

  上傳用戶：xhz1993

• verilog實(shí)現(xiàn)的數(shù)字濾波器免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的數(shù)字濾波器，用于fpga

  標(biāo)簽： verilog 數(shù)字濾波器

  上傳時間： 2014-12-04

  上傳用戶：chenlong

• 用verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實(shí)現(xiàn)免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實(shí)現(xiàn)

  標(biāo)簽： verilog Quartus 電子日歷 程序

  上傳時間： 2014-01-08

  上傳用戶：fhzm5658

• 用verilog實(shí)現(xiàn)的記時器程序,在Quartus II上編譯通過并成功運(yùn)行免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的記時器程序,在Quartus II上編譯通過并成功運(yùn)行

  標(biāo)簽： verilog Quartus 時器 程序

  上傳時間： 2013-12-17

  上傳用戶：GHF

• 用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運(yùn)行免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運(yùn)行

  標(biāo)簽： verilog Quartus 搶答器 程序

  上傳時間： 2014-01-14

  上傳用戶：sunjet

• verilog實(shí)現(xiàn)的CPU程序免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的CPU程序，簡單應(yīng)用哈

  標(biāo)簽： verilog CPU 程序

  上傳時間： 2013-12-18

  上傳用戶：llandlu

• 用verilog實(shí)現(xiàn)的串口異步通信免費(fèi)下載

  資源簡介：用verilog實(shí)現(xiàn)的串口異步通信，適用于RS232

  標(biāo)簽： verilog 串口 異步通信

  上傳時間： 2016-03-31

  上傳用戶：tb_6877751

• lpc源代碼verilog實(shí)現(xiàn)的。操作low pin count設(shè)備免費(fèi)下載

  資源簡介：lpc源代碼verilog實(shí)現(xiàn)的。操作low pin count設(shè)備

  標(biāo)簽： verilog count lpc low

  上傳時間： 2013-12-20

  上傳用戶：稀世之寶039

• 一個用verilog實(shí)現(xiàn)的fpga上的uart接口模塊免費(fèi)下載

  資源簡介：一個用verilog實(shí)現(xiàn)的fpga上的uart接口模塊，包括測試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。

  標(biāo)簽： verilog fpga uart 接口模塊

  上傳時間： 2014-07-19

  上傳用戶：gengxiaochao

• verilog實(shí)現(xiàn)的異步UART代碼免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的異步UART代碼，包括發(fā)送模塊、接收模塊，波特率可配置，另附PC機(jī)的c代碼

  標(biāo)簽： verilog UART 代碼

  上傳時間： 2016-05-11

  上傳用戶：wxhwjf

• verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼免費(fèi)下載

  資源簡介：verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 源程序

  上傳時間： 2016-06-13

  上傳用戶：manking0408

• 利用verilog實(shí)現(xiàn)的一個（2,1,2）卷積碼的編碼器,很有用的喲!免費(fèi)下載

  資源簡介：利用verilog實(shí)現(xiàn)的一個（2,1,2）卷積碼的編碼器,很有用的喲!

  標(biāo)簽： verilog 卷積碼 編碼器

  上傳時間： 2016-07-08

  上傳用戶：hustfanenze