實(shí)現(xiàn)6位數(shù)據(jù)寬度的并串轉(zhuǎn)換，編譯和仿真完美實(shí)現(xiàn),編程環(huán)境Quartus.
資源簡(jiǎn)介：實(shí)現(xiàn)6位數(shù)據(jù)寬度的并串轉(zhuǎn)換，編譯和仿真完美實(shí)現(xiàn),編程環(huán)境Quartus.
上傳時(shí)間： 2016-08-20
上傳用戶：lht618
資源簡(jiǎn)介：用VHDL編寫(xiě)的并串轉(zhuǎn)換和串并轉(zhuǎn)換實(shí)例，希望對(duì)您有所幫助，其中輸入數(shù)據(jù)是時(shí)鐘的16倍
上傳時(shí)間： 2015-06-08
上傳用戶：1079836864
資源簡(jiǎn)介：基于VHDL語(yǔ)言的并串轉(zhuǎn)換程序，有四位的并行輸出轉(zhuǎn)換為串行輸出
上傳時(shí)間： 2016-09-19
上傳用戶：dongqiangqiang
資源簡(jiǎn)介：昨天在論壇上看到有人帖出了他寫(xiě)的并串轉(zhuǎn)換VHDL代碼，但是他自己說(shuō)有問(wèn)題，但是不知道怎么改。我大概看了一下，發(fā)現(xiàn)思路還是比較亂的。于是就寫(xiě)下了我自己的并串轉(zhuǎn)換代碼。
上傳時(shí)間： 2015-08-14
上傳用戶：曹云鵬
資源簡(jiǎn)介：兩個(gè)進(jìn)程的并串轉(zhuǎn)換設(shè)計(jì)，VHDL的Xilinx的開(kāi)發(fā)環(huán)境
上傳時(shí)間： 2014-01-02
上傳用戶：13215175592
資源簡(jiǎn)介：用verilog HDL編寫(xiě)的并串轉(zhuǎn)換模塊，在ISE軟件仿真過(guò)，也可綜合
上傳時(shí)間： 2014-10-10
上傳用戶：han_zh
資源簡(jiǎn)介：verilogHDL編寫(xiě)的并串轉(zhuǎn)換模塊，在ISE軟件中仿真過(guò)，可綜合，絕對(duì)是正確的
上傳時(shí)間： 2014-01-07
上傳用戶：李彥東
資源簡(jiǎn)介：verilogHDL編寫(xiě)的并串轉(zhuǎn)換模塊，在ISE軟件中仿真過(guò)，可綜合，絕對(duì)是正確的
上傳時(shí)間： 2014-01-22
上傳用戶：ZJX5201314
資源簡(jiǎn)介：并/串轉(zhuǎn)換器即并行輸入、串行輸出轉(zhuǎn)換器，例如一個(gè)8bit輸入的并/串轉(zhuǎn)換器，輸出時(shí)鐘頻率是輸入時(shí)鐘頻率的8倍，輸入端一個(gè)時(shí)鐘到來(lái)，8個(gè)輸入端口同時(shí)輸入數(shù)據(jù)；輸出端以8倍的速度將并行輸入的8bit串行輸出，至于從高位輸出還是從低位輸出，可以再程序中指定。
上傳時(shí)間： 2014-01-21
上傳用戶：2467478207
資源簡(jiǎn)介：這個(gè)并串轉(zhuǎn)換代碼是依靠同步狀態(tài)機(jī)來(lái)實(shí)現(xiàn)其控制的。其實(shí)并串轉(zhuǎn)換在實(shí)際的電路中使用還是比較多的，尤其在通信線路方面的復(fù)用和分解方面，原理上就是一個(gè)串并轉(zhuǎn)換和并串轉(zhuǎn)換的過(guò)程。舉個(gè)簡(jiǎn)單的例子，計(jì)算機(jī)串口發(fā)送數(shù)據(jù)的過(guò)程，如果滿足發(fā)送條件了，其實(shí)就是一...
上傳時(shí)間： 2013-12-29
上傳用戶：SimonQQ
資源簡(jiǎn)介：這個(gè)并串轉(zhuǎn)換代碼是依靠同步狀態(tài)機(jī)來(lái)實(shí)現(xiàn)其控制的。其實(shí)并串轉(zhuǎn)換在實(shí)際的電路中使用還是比較多的，尤其在通信線路方面的復(fù)用和分解方面，原理上就是一個(gè)串并轉(zhuǎn)換和并串轉(zhuǎn)換的過(guò)程。舉個(gè)簡(jiǎn)單的例子，計(jì)算機(jī)串口發(fā)送數(shù)據(jù)的過(guò)程，如果滿足發(fā)送條件了，其實(shí)就是一...
上傳時(shí)間： 2014-01-04
上傳用戶：腳趾頭
資源簡(jiǎn)介：此程序用來(lái)實(shí)現(xiàn)32位數(shù)據(jù)在單片機(jī)上的算法
上傳時(shí)間： 2016-06-23
上傳用戶：xauthu
資源簡(jiǎn)介：實(shí)現(xiàn)8位數(shù)據(jù)的輸入檢測(cè)功能，如與預(yù)先輸入的數(shù)字相同則輸出A，否則輸出B
上傳時(shí)間： 2017-01-02
上傳用戶：xhz1993
資源簡(jiǎn)介：實(shí)現(xiàn)6位頻率計(jì)，防止數(shù)據(jù)溢出，并對(duì)頻率進(jìn)行三分頻
上傳時(shí)間： 2017-07-02
上傳用戶：Divine
資源簡(jiǎn)介：6位數(shù)字鐘的multisim實(shí)現(xiàn)，可實(shí)現(xiàn)跳轉(zhuǎn)等基本功能
上傳時(shí)間： 2014-12-21
上傳用戶：腳趾頭
資源簡(jiǎn)介：用DSPtms2407實(shí)現(xiàn)電力系統(tǒng)數(shù)據(jù)采集的程序，包括電壓，電流等的數(shù)據(jù)采集，還用串口和USB口的程序。
上傳時(shí)間： 2014-01-26
上傳用戶：zjf3110
資源簡(jiǎn)介：基于FPGA的16位數(shù)據(jù)路徑的AESIP核
上傳時(shí)間： 2013-11-12
上傳用戶：zhangjinzj
資源簡(jiǎn)介：使用odbc實(shí)現(xiàn)對(duì)excel數(shù)據(jù)表格的存取，沒(méi)有壓縮密碼
上傳時(shí)間： 2013-12-09
上傳用戶：gyq
資源簡(jiǎn)介：本上載程序使用51匯編語(yǔ)言實(shí)現(xiàn)6位數(shù)碼管時(shí)鐘現(xiàn)實(shí)
上傳時(shí)間： 2013-12-21
上傳用戶：tuilp1a
資源簡(jiǎn)介：本程序?qū)崿F(xiàn)8位序列檢測(cè)的功能
上傳時(shí)間： 2015-06-04
上傳用戶：wmwai1314
資源簡(jiǎn)介：在軟件proteus下仿真MCU-51單片機(jī)6位LED計(jì)數(shù)器的演示例子和完整源代碼(keil工程)
上傳時(shí)間： 2015-06-24
上傳用戶：海陸空653
資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)手機(jī)收發(fā)短信的VC++串口編程源碼
上傳時(shí)間： 2014-01-12
上傳用戶：anng
資源簡(jiǎn)介：實(shí)現(xiàn)四位加法器的VHDL代碼，里面含有全加器的代碼
上傳時(shí)間： 2013-12-22
上傳用戶：stvnash
資源簡(jiǎn)介：SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語(yǔ)言編寫(xiě)
上傳時(shí)間： 2014-08-24
上傳用戶：gtzj
資源簡(jiǎn)介：一個(gè)用于實(shí)現(xiàn)不同數(shù)據(jù)庫(kù)數(shù)據(jù)同步的程序，用jbuider開(kāi)發(fā)，在一個(gè)數(shù)據(jù)庫(kù)數(shù)據(jù)修改后，通過(guò)觸發(fā)器觸發(fā)同步程序，同步程序通過(guò)socket與另一個(gè)數(shù)據(jù)庫(kù)的同步程序通信，達(dá)到數(shù)據(jù)同步的目的
上傳時(shí)間： 2016-01-15
上傳用戶：royzhangsz
資源簡(jiǎn)介：矩陣變換函數(shù),可通過(guò)該函數(shù)實(shí)現(xiàn)三位是兩的繞軸變換
上傳時(shí)間： 2016-03-18
上傳用戶：manking0408
資源簡(jiǎn)介：利用74HC595實(shí)現(xiàn)多位LED顯示的方法 利用74HC595實(shí)現(xiàn)多位LED顯示的方法
上傳時(shí)間： 2013-12-28
上傳用戶：洛木卓
資源簡(jiǎn)介：前段時(shí)間看見(jiàn)有人在網(wǎng)上求并串轉(zhuǎn)換的程序，今天閑了，就編了一個(gè)供大家參考一下。 其實(shí)是很簡(jiǎn)單的，只要理清思路，還是很容易的 。
上傳時(shí)間： 2014-01-02
上傳用戶：epson850
資源簡(jiǎn)介：實(shí)現(xiàn)32位數(shù)據(jù)運(yùn)算！ 用8051實(shí)現(xiàn)32位數(shù)學(xué)運(yùn)算！
上傳時(shí)間： 2016-05-22
上傳用戶：許小華
資源簡(jiǎn)介：用ＶＨＤＬ語(yǔ)言實(shí)現(xiàn)８位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)，計(jì)數(shù)結(jié)果用實(shí)驗(yàn)板上8個(gè)數(shù)碼管顯示
上傳時(shí)間： 2016-05-27
上傳用戶：ccclll
