相 關 資 源

• verilog編寫隨機數產生源程序免費下載

  資源簡介：verilog編寫隨機數產生源程序，在硬件電路設計中應用廣泛。本程序是在LFSR and a CASR 基礎上實現的

  標簽： verilog 編寫 源程序 隨機數

  上傳時間： 2016-10-19

  上傳用戶：王小奇

• 這是我在matlab環境下編寫的產生隨機數的源程序免費下載

  資源簡介：這是我在matlab環境下編寫的產生隨機數的源程序，包括產生均勻分布和正態分布，參數接口十分靈活。

  標簽： matlab 環境 源程序 編寫

  上傳時間： 2014-01-06

  上傳用戶：luke5347

• 此文件為C語言編寫的隨機數產生算法免費下載

  資源簡介：此文件為C語言編寫的隨機數產生算法

  標簽： C語言 編寫 算法 隨機數

  上傳時間： 2015-02-09

  上傳用戶：waitingfy

• 八位的偽隨機數產生的verilog文件linear-feedback-shift-register免費下載

  資源簡介：八位的偽隨機數產生的verilog文件linear-feedback-shift-register

  標簽： linear-feedback-shift-register verilog 偽隨機

  上傳時間： 2015-04-25

  上傳用戶：fandeshun

• 用verilog HDL編寫的0832源程序免費下載

  資源簡介：用verilog HDL編寫的0832源程序，實現對0832實現D/A轉換。也可方便地轉換為vhdl源程序。

  標簽： verilog 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• SystemC語言編寫的隨機數產生器,SystemC是C++語言的一個超集免費下載

  資源簡介：SystemC語言編寫的隨機數產生器,SystemC是C++語言的一個超集

  標簽： SystemC 語言 編寫 產生器

  上傳時間： 2016-10-19

  上傳用戶：時代電子小智

• 用verilog編寫的一個簡單的產生偽隨機序列的代碼（m序列）免費下載

  資源簡介：用verilog編寫的一個簡單的產生偽隨機序列的代碼（m序列），比較實用。

  標簽： verilog 編寫 偽隨機序列 代碼

  上傳時間： 2017-06-27

  上傳用戶：dave520l

• verilog 編寫的網卡DM9000A的IP核免費下載

  資源簡介：verilog 編寫的網卡DM9000A的IP核，altera公司寄的DE2系統中的源程序核

  標簽： verilog 9000A 9000 DM

  上傳時間： 2016-09-17

  上傳用戶：AbuGe

• verilog 編寫的ISP1362的控制器IP核免費下載

  資源簡介：verilog 編寫的ISP1362的控制器IP核，altera公司DE2系統中的源程序

  標簽： verilog 1362 ISP IP核

  上傳時間： 2016-09-17

  上傳用戶：稀世之寶039

• 用verilog編寫的高速8路并行dds模塊免費下載

  資源簡介：用verilog編寫的高速8路并行dds模塊，用于與高速da(1ghz或以上)接口產生任意頻率正弦波，模塊已經經過工程驗證，用于產品中。

  標簽： verilog dds 8路 編寫

  上傳時間： 2014-01-04

  上傳用戶：ruan2570406

• 使用verilog編寫的同步FIFO免費下載

  資源簡介：使用verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。

  標簽： verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• verilog編寫基于fpga的鑒相器模塊免費下載

  資源簡介：verilog編寫基于fpga的鑒相器模塊

  標簽： verilog fpga 編寫 模塊

  上傳時間： 2013-08-19

  上傳用戶：18752787361

• verilog編寫基于fpga的DDS實現免費下載

  資源簡介：verilog編寫基于fpga的DDS實現

  標簽： verilog fpga DDS 編寫

  上傳時間： 2013-08-19

  上傳用戶：neu_liyan

• verilog編寫基于FPGA的示波器核心實現免費下載

  資源簡介：verilog編寫基于FPGA的示波器核心實現

  標簽： verilog FPGA 編寫 示波器

  上傳時間： 2013-08-19

  上傳用戶：huql11633

• 很好的幾個FPGA工程設計實例，verilog編寫免費下載

  資源簡介：很好的幾個FPGA工程，對提高FPGA設計有一定的幫助（注：代碼為verilog編寫）。

  標簽： verilog FPGA 工程 設計實例

  上傳時間： 2013-08-21

  上傳用戶：英雄

• verilog 編寫的I2c協議程序免費下載

  資源簡介：verilog 編寫的I2c協議程序，用于cpld讀寫EEPROM

  標簽： verilog I2c 編寫 協議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼免費下載

  資源簡介：random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼

  標簽： zip random cmdsrc 匯編源代碼

  上傳時間： 2013-12-31

  上傳用戶：330402686

• random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼 ourvxd.zip 一個用匯編編VxD的簡單例子 foxprn.zip 一個在Fox中利用匯編語言接免費下載

  資源簡介：random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼 ourvxd.zip 一個用匯編編VxD的簡單例子 foxprn.zip 一個在Fox中利用匯編語言接口程序實現打印圖形的程序 amis.zip 在匯編程序中靈活運用TSRs的程序庫

  標簽： zip random cmdsrc ourvxd

  上傳時間： 2013-12-25

  上傳用戶：yy541071797

• random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼 ourvxd.zip 一個用匯編編VxD的簡單例子 foxprn.zip 一個在Fox中利用匯編語言接免費下載

  資源簡介：random.zip 隨機數產生器的匯編源代碼 cmdsrc.zip 一個文本編輯器的匯編源代碼 ourvxd.zip 一個用匯編編VxD的簡單例子 foxprn.zip 一個在Fox中利用匯編語言接口程序實現打印圖形的程序 amis.zip 在匯編程序中靈活運用TSRs的程序庫

  標簽： zip random cmdsrc ourvxd

  上傳時間： 2013-12-27

  上傳用戶：hxy200501

• 用C#編寫的XML源程序免費下載

  資源簡介：用C#編寫的XML源程序

  標簽： XML 編寫 源程序

  上傳時間： 2013-12-24

  上傳用戶：woshini123456

• 用VC編寫的飛機源程序！免費下載

  資源簡介：用VC編寫的飛機源程序！

  標簽： 編寫 源程序 飛機

  上傳時間： 2013-12-26

  上傳用戶：ouyangtongze

• 一個用Java編寫的記事本源程序免費下載

  資源簡介：一個用Java編寫的記事本源程序

  標簽： Java 編寫 源程序 記事本

  上傳時間： 2014-01-24

  上傳用戶：yyq123456789

• 用verilog編寫的多功能數字鐘免費下載

  資源簡介：用verilog編寫的多功能數字鐘

  標簽： verilog 編寫 多功能 數字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU）免費下載

  資源簡介：這是一個很好的verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標簽： verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• verilog編寫實用多功能電子表免費下載

  資源簡介：verilog編寫實用多功能電子表

  標簽： verilog 編寫 多功能 電子表

  上傳時間： 2015-03-09

  上傳用戶：zycidjl

• 用verilog編寫在FLEX10K上實現的簡易CPU免費下載

  資源簡介：用verilog編寫在FLEX10K上實現的簡易CPU

  標簽： verilog FLEX 10K CPU

  上傳時間： 2015-03-09

  上傳用戶：vodssv

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• verilog編寫的全功能串口免費下載

  資源簡介：verilog編寫的全功能串口

  標簽： verilog 編寫 串口

  上傳時間： 2014-02-11

  上傳用戶：Breathe0125

• verilog編寫的計算百分比模塊免費下載

  資源簡介：verilog編寫的計算百分比模塊

  標簽： verilog 編寫 分 模塊

  上傳時間： 2013-12-17

  上傳用戶：wang0123456789

• verilog編寫的流水線模塊免費下載

  資源簡介：verilog編寫的流水線模塊

  標簽： verilog 編寫 流水線 模塊

  上傳時間： 2015-03-09

  上傳用戶：杜瑩12345