verilog編寫的計算百分比模塊
資源簡介:verilog編寫的計算百分比模塊
上傳時間: 2013-12-17
上傳用戶:wang0123456789
資源簡介:verilog 編寫的pic16c5x時鐘模塊
上傳時間: 2015-10-25
上傳用戶:xiaodu1124
資源簡介:verilog編寫的流水線模塊
上傳時間: 2015-03-09
上傳用戶:杜瑩12345
資源簡介:verilog編寫的alu模塊
上傳時間: 2015-03-09
上傳用戶:qb1993225
資源簡介:用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!
上傳時間: 2013-12-25
上傳用戶:zhyiroy
資源簡介:verilog編寫的狀態機檢測00100序列. 實現 input:...011000010010000... output:...000000000100100... 并且 用測試模塊來驗證狀態是否正確工作
上傳時間: 2015-07-14
上傳用戶:ggwz258
資源簡介:用verilog語言編寫的看門狗模塊modulewdt
上傳時間: 2013-12-23
上傳用戶:jjj0202
資源簡介:用verilog編寫的高速8路并行dds模塊,用于與高速da(1ghz或以上)接口產生任意頻率正弦波,模塊已經經過工程驗證,用于產品中。
上傳時間: 2014-01-04
上傳用戶:ruan2570406
資源簡介:用verilog編寫的4位ALU,由算術運算模塊、邏輯運算模塊、選擇模塊組成
上傳時間: 2014-01-04
上傳用戶:Amygdala
資源簡介:由verilog編寫的乘法器,通過兩個文件的調用實現。由于子模塊的調用使得程序簡化了許多。
上傳時間: 2014-08-29
上傳用戶:luopoguixiong
資源簡介:verilog 編寫的tiny cpu 代碼,可實現簡單的指令和計算
上傳時間: 2017-02-03
上傳用戶:lijianyu172
資源簡介:使用verilog編寫的同步FIFO,可通過設置程序中的DEPTH設置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據,\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
上傳時間: 2013-08-12
上傳用戶:ljt101007
資源簡介:verilog 編寫的I2c協議程序,用于cpld讀寫EEPROM
上傳時間: 2013-08-31
上傳用戶:csgcd001
資源簡介:用java語言編寫的計算程序
上傳時間: 2013-12-04
上傳用戶:cooran
資源簡介:用verilog編寫的多功能數字鐘
上傳時間: 2015-02-25
上傳用戶:王者A
資源簡介:這是一個很好的verilog 編寫的8位RISC CPU源碼(可做為MCU),并且包括完整的C 語言的測試代碼。
上傳時間: 2014-01-05
上傳用戶:李夢晗
資源簡介:verilog編寫的32位浮點加法器
上傳時間: 2015-03-09
上傳用戶:372825274
資源簡介:verilog編寫的全功能串口
上傳時間: 2014-02-11
上傳用戶:Breathe0125
資源簡介:加法器(使用verilog編寫的),雖然簡單,但是這也是學習verilog最基礎的東西!希望大家一起學習!
上傳時間: 2013-12-10
上傳用戶:410805624
資源簡介:用verilog編寫的網卡芯片rtl級。前仿后仿都通過了,可以在modelsim上運行察看
上傳時間: 2015-03-31
上傳用戶:lxm
資源簡介:采用verilog編寫的串口通信程序,采用了狀態機設計!程序簡單,消耗資源少
上傳時間: 2014-12-08
上傳用戶:yd19890720
資源簡介:verilog編寫的M序列發生器,希望能對大家帶來幫助。
上傳時間: 2014-01-11
上傳用戶:zhliu007
資源簡介:verilog 實現的jtag ip模塊 包括了測試程序
上傳時間: 2014-12-08
上傳用戶:葉山豪
資源簡介:matlab編寫的計算排序問題或者求最優值問題,適用于數學建模以及工程計算
上傳時間: 2014-01-19
上傳用戶:zhuimenghuadie
資源簡介:利用圖形化界面編寫的計算時間的計時器,用3D渲染程序
上傳時間: 2015-04-19
上傳用戶:aappkkee
資源簡介:一個非常簡單的cpu設計的原代碼,是用verilog編寫的
上傳時間: 2014-12-08
上傳用戶:siguazgb
資源簡介:用verilog編寫的pci——rtl級。
上傳時間: 2015-06-06
上傳用戶:亞亞娟娟123
資源簡介:一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。
上傳時間: 2014-01-21
上傳用戶:ljmwh2000
資源簡介:一個用verilog編寫的編幀、解幀及碼速匹配的程序,相當經典
上傳時間: 2015-06-22
上傳用戶:66666
資源簡介:verilog編寫的簡單異步串口 完全原創,站長請查看內容
上傳時間: 2014-01-13
上傳用戶:LouieWu