標(biāo)簽: LCD_test VHDL LCD 語(yǔ)言 發(fā)布者:liyuanhang上傳時(shí)間:2016-08-19
標(biāo)簽: CPU 數(shù)字系統(tǒng) 實(shí)驗(yàn) 發(fā)布者:nihao464667180上傳時(shí)間:2016-08-18
標(biāo)簽: password Fire 數(shù)字系統(tǒng) 實(shí)驗(yàn) 發(fā)布者:bilika上傳時(shí)間:2016-08-18
標(biāo)簽: 1010 KHZ 10 控制模塊 發(fā)布者:xukejia上傳時(shí)間:2016-08-17
標(biāo)簽: 9999 計(jì)數(shù)器 模塊 輸出 發(fā)布者:a1a1J0上傳時(shí)間:2016-08-17
標(biāo)簽: src 目錄 發(fā)布者:liuchuyuan上傳時(shí)間:2016-08-17
標(biāo)簽: VHDL UART 數(shù)據(jù) 語(yǔ)言 發(fā)布者:libhzsmo上傳時(shí)間:2016-08-17
標(biāo)簽: HDLC 控制 接收 數(shù)據(jù) 發(fā)布者:wodn76上傳時(shí)間:2016-08-17
標(biāo)簽: sqroot_license 4A689178551B permanent uncounted 發(fā)布者:shkk21上傳時(shí)間:2016-08-17
標(biāo)簽: CycloneII ALTERA EP2C5 芯片 發(fā)布者:sinoarts上傳時(shí)間:2016-08-17
標(biāo)簽: FPGA 過(guò)程 芯片選擇 串行 發(fā)布者:faye3000上傳時(shí)間:2016-08-17
標(biāo)簽: VHDL 7128 SLC8 EPM 發(fā)布者:SLing2008上傳時(shí)間:2016-08-16
標(biāo)簽: 正交頻分復(fù)用 硬件描述語(yǔ)言 發(fā)布者:lanyunhan上傳時(shí)間:2016-08-16
標(biāo)簽: VHDL 語(yǔ)言 編碼 發(fā)布者:Sundaymorn上傳時(shí)間:2016-08-16
標(biāo)簽: verilog adc sigma-delta 編寫 發(fā)布者:richard_li_li上傳時(shí)間:2016-08-16
標(biāo)簽: SIIGX PCIe Kit 發(fā)布者:jun604001464上傳時(shí)間:2016-08-15
標(biāo)簽: model VHDL fifo code 發(fā)布者:zdh103上傳時(shí)間:2016-08-15
標(biāo)簽: DesignWare brentkung Synopsys Verilog 發(fā)布者:xiaoexiao上傳時(shí)間:2016-08-15
標(biāo)簽: 發(fā)布者:zergwyk上傳時(shí)間:2016-08-14
標(biāo)簽: usb_blaster altera CPLD 程序 發(fā)布者:jessica12332145上傳時(shí)間:2016-08-14
標(biāo)簽: Verilog 語(yǔ)言 序列 發(fā)布者:syxie上傳時(shí)間:2016-08-14
標(biāo)簽: fpga OFDM 寬帶數(shù)據(jù) 同步系統(tǒng) 發(fā)布者:a215290209上傳時(shí)間:2016-08-13
標(biāo)簽: vhdl 語(yǔ)言 電梯 運(yùn)行 發(fā)布者:luyibo54618上傳時(shí)間:2016-08-13
標(biāo)簽: matlab ofdm 語(yǔ)言 仿真 發(fā)布者:lzjcbm11上傳時(shí)間:2016-08-13
標(biāo)簽: risc cpu 8位 編寫 發(fā)布者:magicchange上傳時(shí)間:2016-08-13
標(biāo)簽: 同步復(fù)位 狀態(tài) 發(fā)布者:liuchuyuan上傳時(shí)間:2016-08-12
