三八譯碼器的源代碼，在quartus II 6.0中進行進行設計的，有vhdl源代碼
資源簡介：三八譯碼器的源代碼，在quartus II 6.0中進行進行設計的，有vhdl源代碼
上傳時間： 2015-09-05
上傳用戶：181992417
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
資源簡介：數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼
上傳時間： 2014-01-06
上傳用戶：許小華
資源簡介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間： 2017-03-23
上傳用戶：redmoons
資源簡介：RS譯碼器的C源代碼,采用了BM算法，錢搜索，和福尼算法求錯誤值
上傳時間： 2017-08-07
上傳用戶：cursor
資源簡介：此三八譯碼器，實現模擬信息量到數字量的計算。
上傳時間： 2017-04-25
上傳用戶：yzy6007
資源簡介：內置譯碼器的步進電機微步進驅動芯片
上傳時間： 2013-06-07
上傳用戶：eeworm
資源簡介：專輯類-執行器件相關專輯-43冊-296M 內置譯碼器的步進電機微步進驅動芯片.pdf
上傳時間： 2013-04-24
上傳用戶：tianjinfan
資源簡介：Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的...
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
資源簡介： 本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用...
上傳時間： 2013-06-29
上傳用戶：gokk
資源簡介： 本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中?！ ∈紫冉榻B了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：Turbo碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。Turbo碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似...
上傳時間： 2013-04-24
上傳用戶：shanml
資源簡介：無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故...
上傳時間： 2013-06-19
上傳用戶：xinzhch
資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器...
上傳時間： 2013-07-23
上傳用戶：葉山豪
資源簡介：本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛...
上傳時間： 2013-07-20
上傳用戶：xinshou123456
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：viterbi譯碼器的一種fpga實現.是一個cs252\r\n的project的result\r\n供大家研究用
上傳時間： 2013-09-06
上傳用戶：dsgkjgkjg
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-10-17
上傳用戶：cc1915
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-28
上傳用戶：d815185728
資源簡介：介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-12-13
上傳用戶：yzhl1988
資源簡介：針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Tu...
上傳時間： 2013-10-08
上傳用戶：回電話#
資源簡介：一個cd播放器的源代碼，個性化界面非常精致
上傳時間： 2014-12-22
上傳用戶：ouyangtongze
資源簡介：這是一個有關哈夫曼編/譯碼器的課程設計， 原題參見青華大學出版社出版、嚴巍敏主編的數據結構題集（c語言版）
上傳時間： 2014-01-27
上傳用戶：fandeshun
資源簡介：這是匯編器的源代碼
上傳時間： 2015-01-11
上傳用戶：ls530720646
資源簡介：一個交織器的源代碼 留言：站長，我上載的代碼如果有解壓后不識別的文件類型，請保存為rar即可打開！
上傳時間： 2015-02-11
上傳用戶：xz85592677
資源簡介：EXELOCK 1.83 EXE文件加密器的源代碼
上傳時間： 2014-01-02
上傳用戶：無聊來刷下
資源簡介：用delphi開發的一個文本編輯器的源代碼
上傳時間： 2014-11-29
上傳用戶：yuanyuan123
資源簡介：利用VC實現的貝葉斯分類器的源代碼，可以用來分類或識別，很值得收藏
上傳時間： 2013-12-23
上傳用戶：bjgaofei
