HL開發板配套C實驗例程100例之分頻器1(計數器實現),很好的單片機C語言資料。
資源簡介:計數器,分頻器,鎖存器,驅動器分冊
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:專輯類-器件數據手冊專輯-120冊-2.15G 現代集成電路實用手冊-計數器-分頻器-鎖存器-驅動器分冊-338頁-5.7M.pdf
上傳時間: 2013-04-24
上傳用戶:kiklkook
資源簡介:數字電路講座:寄存器計數器分頻器
上傳時間: 2013-10-27
上傳用戶:DXM35
資源簡介:數控分頻器設計:對于一個加法計數器,裝載不同的計數初始值時,會有不同頻率的溢出輸出信號。計數器溢出時,輸出‘1’電平,同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號;否則輸出‘0’電平。
上傳時間: 2015-07-16
上傳用戶:wxhwjf
資源簡介:本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.
上傳時間: 2013-12-15
上傳用戶:縹緲
資源簡介:DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
上傳時間: 2013-12-26
上傳用戶:希醬大魔王
資源簡介:利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時(0~23),用HEX3~HEX2顯示分鐘(0~59),用HEX1~HEX0顯示秒鐘(0~59)。
上傳時間: 2014-12-20
上傳用戶:dbs012280
資源簡介:N分頻器則是一個簡單的除N 計數器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻,得到整個環路的輸出信號Fout。
上傳時間: 2017-05-04
上傳用戶:royzhangsz
資源簡介:VHDL程序來讓蜂鳴器發出音樂的聲音 這種電路設計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數器讀取樂譜 另外還可以擴展 使其顯示音符 這是一個做好了的 就是ROM沒填譜
上傳時間: 2017-08-03
上傳用戶:ruan2570406
資源簡介:鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上傳時間: 2014-01-17
上傳用戶:qweqweqwe
資源簡介:器件數據手冊專輯 120冊 2.15G計數器,分頻器,鎖存器,驅動器分冊 338頁 5.7M.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:VHDL分頻器,利用分頻比較錯法,要實現K=324/28=8.3571428571...的分頻周期為28,18個8分頻和10個9分頻循環,所以設一個0到27的循環計數器,每當1、4、7、10、13、16、19、22、27時進行9分頻,其他時為8分頻;為使占空比盡量接近50%,需要在每一個8或9分頻...
上傳時間: 2013-11-29
上傳用戶:1079836864
資源簡介:分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時,將對輸入的時鐘信號有不同的分頻比,數控分頻器就是用計數值可并行預置的加法計數器設計完成的,方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間: 2016-10-13
上傳用戶:wangzhen1990
資源簡介:數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時,將對輸入的時鐘信號有不同的分頻比,例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的,方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間: 2013-12-11
上傳用戶:黑漆漆
資源簡介:數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap
資源簡介:fredivn.vhd 偶數分頻\r\nfredivn1.vhd 奇數分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數控分頻器
上傳時間: 2013-08-15
上傳用戶:lizhen9880
資源簡介:用Verilog實現基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:分頻器 FPGA程序設計 二分頻 對硬件設計有很大用處\r\n
上傳時間: 2013-08-31
上傳用戶:lhc9102
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2013-09-03
上傳用戶:pioneer_lvbo
資源簡介:半整數分頻器電路的VHDL源程序,供大家學習和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:fdfadfs
資源簡介:數字芯片的簡單應用有74LS294和74LS292分頻器。
上傳時間: 2013-12-27
上傳用戶:caiguoqing
資源簡介:HT49 MCU的可編程分頻器(PFD)使用指南 本文主要介紹 HT49 單片機可編程分頻器(PFD)的使用及注意事項。
上傳時間: 2013-11-03
上傳用戶:crazyer
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2013-10-28
上傳用戶:xiaoxiang
資源簡介:分頻器
上傳時間: 2013-10-13
上傳用戶:lbbyxmraon
資源簡介:用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間: 2015-01-02
上傳用戶:oooool
資源簡介:自己編的一個分頻器的程序模版 雖然原理很簡單,經過多次實踐很實用 被多次用在其它的程序中
上傳時間: 2015-03-20
上傳用戶:cjf0304
資源簡介:基于CPLD-FPGA的半整數分頻器的設計,用于設計EDA
上傳時間: 2015-04-09
上傳用戶:凌云御清風
資源簡介:這是用VHDL語言寫的32位分頻器的程序,可直接運行,看結果,歡迎使用。多指正,交流。
上傳時間: 2015-05-11
上傳用戶:chenlong