相 關(guān) 資 源

• 實(shí)用的任意時鐘分頻Verilog代碼 可以任意分頻的！免費(fèi)下載

  資源簡介：實(shí)用的任意時鐘分頻Verilog代碼 可以任意分頻的！

  標(biāo)簽： Verilog 時鐘分頻 代碼 分頻

  上傳時間： 2016-12-27

  上傳用戶：watch100

• 使用Verilog編寫分頻器免費(fèi)下載

  資源簡介：使用Verilog編寫分頻器，包括奇分頻和偶分頻，可以進(jìn)行任意奇偶分頻

  標(biāo)簽： Verilog 編寫 分頻器

  上傳時間： 2016-01-23

  上傳用戶：stvnash

• Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法免費(fèi)下載

  資源簡介：Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

  標(biāo)簽： Verilog 分頻

  上傳時間： 2013-11-07

  上傳用戶：JasonC

• Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法免費(fèi)下載

  資源簡介：Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

  標(biāo)簽： Verilog 分頻

  上傳時間： 2013-11-20

  上傳用戶：ccxzzhm

• 簡單的Verilog五分頻電路描述免費(fèi)下載

  資源簡介：簡單的Verilog五分頻電路描述，可綜合。已經(jīng)過檢驗(yàn)

  標(biāo)簽： Verilog 分頻電路

  上傳時間： 2014-01-17

  上傳用戶：netwolf

• 自己編寫的任意分頻VHDL程序免費(fèi)下載

  資源簡介：自己編寫的任意分頻VHDL程序，程序簡單，以供大家分享！

  標(biāo)簽： VHDL 編寫 分頻 程序

  上傳時間： 2015-10-05

  上傳用戶：xjz632

• 能夠?qū)崿F(xiàn)0~99的任意分頻,并實(shí)現(xiàn)輸出頻率50％的占空比免費(fèi)下載

  資源簡介：能夠?qū)崿F(xiàn)0~99的任意分頻,并實(shí)現(xiàn)輸出頻率50％的占空比

  標(biāo)簽： 99 分頻 輸出頻率

  上傳時間： 2016-05-09

  上傳用戶：helmos

• 任意分頻的vhdl實(shí)現(xiàn)免費(fèi)下載

  資源簡介：任意分頻的vhdl實(shí)現(xiàn)，若需要具體參數(shù)，只需改變程序中的分頻參數(shù)即可實(shí)現(xiàn)。

  標(biāo)簽： vhdl 分頻

  上傳時間： 2016-05-14

  上傳用戶：firstbyte

• 用以實(shí)現(xiàn)信號的任意分頻免費(fèi)下載

  資源簡介：用以實(shí)現(xiàn)信號的任意分頻，用于信號的精確分頻

  標(biāo)簽： 信號 分頻

  上傳時間： 2016-05-31

  上傳用戶：小眼睛LSL

• 可以對輸入時鐘任意分頻(整數(shù)或小數(shù)),帶Quartus II 完整項(xiàng)目文件.免費(fèi)下載

  資源簡介：可以對輸入時鐘任意分頻(整數(shù)或小數(shù)),帶Quartus II 完整項(xiàng)目文件.

  標(biāo)簽： Quartus II 輸入時鐘 分頻

  上傳時間： 2016-11-20

  上傳用戶：妄想演繹師

• 關(guān)于fpga硬件語言的任意分頻算法免費(fèi)下載

  資源簡介：關(guān)于fpga硬件語言的任意分頻算法，對編程很有幫助

  標(biāo)簽： fpga 硬件 分頻 語言

  上傳時間： 2014-01-12

  上傳用戶：sz_hjbf

• fpga上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器免費(fèi)下載

  資源簡介：fpga上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器

  標(biāo)簽： fpga 0.5 分頻 分頻器

  上傳時間： 2017-03-24

  上傳用戶：417313137

• 可以產(chǎn)生任意分頻,任意占空比的程序免費(fèi)下載

  資源簡介：可以產(chǎn)生任意分頻,任意占空比的程序，適合初學(xué)者

  標(biāo)簽： 分頻 程序

  上傳時間： 2014-12-20

  上傳用戶：plsee

• vhdl實(shí)現(xiàn)任意分頻免費(fèi)下載

  資源簡介：vhdl實(shí)現(xiàn)任意分頻，在fpga上測試成功，只需修改一個變量即可實(shí)現(xiàn)任意分頻

  標(biāo)簽： vhdl 分頻

  上傳時間： 2014-01-16

  上傳用戶：ccclll

• FPGA開發(fā)經(jīng)常用到分頻免費(fèi)下載

  資源簡介：FPGA開發(fā)經(jīng)常用到分頻，分頻固然簡單，但是本程序可以實(shí)現(xiàn)任意占空比任意分頻，用Verilog編寫，非常好用。

  標(biāo)簽： FPGA 分頻

  上傳時間： 2017-04-25

  上傳用戶：caiiicc

• 一個簡單的ＶＨＤＬ分頻模塊免費(fèi)下載

  資源簡介：一個簡單的ＶＨＤＬ分頻模塊，可以嵌套自己的子程序?qū)崿F(xiàn)任意分頻

  標(biāo)簽： 分頻 模塊

  上傳時間： 2015-05-14

  上傳用戶：qiaoyue

• 用Verilog HDL實(shí)現(xiàn)的任意 頻率分頻器源代碼免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)的任意 頻率分頻器源代碼，是一個通用的程序

  標(biāo)簽： Verilog HDL 頻率 分頻器

  上傳時間： 2014-01-07

  上傳用戶：alan-ee

• 0到255任意整數(shù)半整數(shù)分頻Verilog HDL.rar免費(fèi)下載

  資源簡介：0到255任意整數(shù)半整數(shù)分頻Verilog HDL.rar

  標(biāo)簽： Verilog 255 HDL

  上傳時間： 2014-12-20

  上傳用戶：ztj182002

• 任意基數(shù)分頻Verilog代碼免費(fèi)下載

  資源簡介：任意基數(shù)分頻Verilog代碼，經(jīng)過了編譯，可以修改數(shù)字改變分頻。

  標(biāo)簽： Verilog 分頻 代碼

  上傳時間： 2016-11-05

  上傳用戶：stampede

• 用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器免費(fèi)下載

  資源簡介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

  標(biāo)簽： Verilog FPGA 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 一個好用的整數(shù)分頻電路 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計(jì)免費(fèi)下載

  資源簡介：一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計(jì)

  標(biāo)簽： 整數(shù) 分頻電路 分頻 電路設(shè)計(jì)

  上傳時間： 2013-09-01

  上傳用戶：909000580

• 用Verilog寫的cpld的各種分頻程序免費(fèi)下載

  資源簡介：用Verilog寫的cpld的各種分頻程序，希望大家指正，謝謝！

  標(biāo)簽： Verilog cpld 分頻 程序

  上傳時間： 2015-06-23

  上傳用戶：nanxia

• Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。免費(fèi)下載

  資源簡介：Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg

• 用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器免費(fèi)下載

  資源簡介：用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

  標(biāo)簽： Verilog FPGA 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 本文件是實(shí)現(xiàn)任意整數(shù)分頻的VHDL代碼,愿與大家分享!免費(fèi)下載

  資源簡介：本文件是實(shí)現(xiàn)任意整數(shù)分頻的VHDL代碼,愿與大家分享!

  標(biāo)簽： VHDL 整數(shù) 分頻 代碼

  上傳時間： 2015-08-23

  上傳用戶：ainimao

• VHDL源代碼實(shí)現(xiàn)任意個分頻,值得推薦學(xué)習(xí)免費(fèi)下載

  資源簡介：VHDL源代碼實(shí)現(xiàn)任意個分頻,值得推薦學(xué)習(xí)

  標(biāo)簽： VHDL 源代碼 分頻

  上傳時間： 2013-12-26

  上傳用戶：qq521

• 用Verilog編寫適中分頻器 并且還有測試程序免費(fèi)下載

  資源簡介：用Verilog編寫適中分頻器 并且還有測試程序

  標(biāo)簽： Verilog 編寫 分頻器 測試程序

  上傳時間： 2013-11-28

  上傳用戶：dongqiangqiang

• 用Verilog編寫適中分頻器 并且還有測試程序免費(fèi)下載

  資源簡介：用Verilog編寫適中分頻器 并且還有測試程序

  標(biāo)簽： Verilog 編寫 分頻器 測試程序

  上傳時間： 2013-12-17

  上傳用戶：evil

• 任意N進(jìn)制分頻器的標(biāo)準(zhǔn)VHDL代碼（原創(chuàng)）免費(fèi)下載

  資源簡介：任意N進(jìn)制分頻器的標(biāo)準(zhǔn)VHDL代碼（原創(chuàng)）

  標(biāo)簽： VHDL N進(jìn)制 分頻器 代碼

  上傳時間： 2013-12-25

  上傳用戶：洛木卓

• 常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）免費(fèi)下載

  資源簡介：常用2、4、6及任意偶數(shù)分頻器的VHDL代碼實(shí)現(xiàn)（原創(chuàng)）

  標(biāo)簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-17

  上傳用戶：330402686