相 關(guān) 資 源

• ８＊８的乘法器verilog源代碼,經(jīng)過編譯仿真的免費(fèi)下載

  資源簡介：８＊８的乘法器verilog源代碼,經(jīng)過編譯仿真的，絕對真確，對初學(xué)者很有幫助

  標(biāo)簽： verilog 乘法器 源代碼 仿真

  上傳時間： 2014-01-14

  上傳用戶：txfyddz

• verilog實現(xiàn)16*16位乘法器免費(fèi)下載

  資源簡介：verilog實現(xiàn)16*16位乘法器，帶測試文件

  標(biāo)簽： verilog 16 乘法器

  上傳時間： 2013-12-18

  上傳用戶：天誠24

• 用于生成GF(2^m)有限域中乘法器的verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的verilog HDL源文件的C程序

  標(biāo)簽： verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數(shù)乘法器的verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中常數(shù)乘法器的verilog HDL源文件的C程序

  標(biāo)簽： verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：chenbhdt

• 64位乘法器源碼verilog,經(jīng)過驗證測試免費(fèi)下載

  資源簡介：64位乘法器源碼verilog,經(jīng)過驗證測試

  標(biāo)簽： verilog 乘法器 源碼 驗證測試

  上傳時間： 2016-10-18

  上傳用戶：hwl453472107

• 這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.免費(fèi)下載

  資源簡介：這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.

  標(biāo)簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 精通verilog HDL語言編程源碼之2--常用乘法器設(shè)計免費(fèi)下載

  資源簡介：精通verilog HDL語言編程源碼之2--常用乘法器設(shè)計

  標(biāo)簽： verilog HDL 語言編程 源碼

  上傳時間： 2014-11-28

  上傳用戶：趙云興

• 精通verilog HDL語言編程源碼之3--伽羅華域乘法器設(shè)計免費(fèi)下載

  資源簡介：精通verilog HDL語言編程源碼之3--伽羅華域乘法器設(shè)計

  標(biāo)簽： verilog HDL 語言編程 源碼

  上傳時間： 2013-12-18

  上傳用戶：youke111

• 乘法器 verilog CPLD EPM1270 源代碼免費(fèi)下載

  資源簡介：乘法器 verilog CPLD EPM1270 源代碼

  標(biāo)簽： verilog CPLD 1270 EPM

  上傳時間： 2016-11-24

  上傳用戶：牛布牛

• verilog 寫的兩種方式的乘法器 不錯!免費(fèi)下載

  資源簡介：verilog 寫的兩種方式的乘法器 不錯!

  標(biāo)簽： verilog 方式 乘法器

  上傳時間： 2016-12-12

  上傳用戶：一諾88

• verilog hdl語言 常用乘法器設(shè)計免費(fèi)下載

  資源簡介：verilog hdl語言 常用乘法器設(shè)計，可使用modelsim進(jìn)行仿真

  標(biāo)簽： verilog hdl 語言 乘法器設(shè)計

  上傳時間： 2017-01-02

  上傳用戶：lunshaomo

• verilog hdl語言 伽羅華域GF（q）乘法器設(shè)計免費(fèi)下載

  資源簡介：verilog hdl語言 伽羅華域GF（q）乘法器設(shè)計，可使用modelsim進(jìn)行仿真

  標(biāo)簽： verilog hdl 語言 乘法器設(shè)計

  上傳時間： 2013-12-27

  上傳用戶：ls530720646

• 由verilog編寫的乘法器免費(fèi)下載

  資源簡介：由verilog編寫的乘法器，通過兩個文件的調(diào)用實現(xiàn)。由于子模塊的調(diào)用使得程序簡化了許多。

  標(biāo)簽： verilog 編寫 乘法器

  上傳時間： 2014-08-29

  上傳用戶：luopoguixiong

• FPGA開發(fā)板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡介：FPGA開發(fā)板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： verilog EP1C6F FPGA Mars

  上傳時間： 2014-11-10

  上傳用戶：15736969615

• Galois域乘法器的verilog源碼 廣泛用于信道編碼、計算機(jī)代數(shù)及橢圓曲線加密等免費(fèi)下載

  資源簡介：Galois域乘法器的verilog源碼 廣泛用于信道編碼、計算機(jī)代數(shù)及橢圓曲線加密等

  標(biāo)簽： verilog Galois 乘法器 源碼

  上傳時間： 2017-06-28

  上傳用戶：15071087253

• 基于verilog的booth算法的乘法器免費(fèi)下載

  資源簡介：基于verilog的booth算法的乘法器

  標(biāo)簽： verilog booth 算法 乘法器

  上傳時間： 2017-07-15

  上傳用戶：

• 流水線乘法器與加法器 開發(fā)環(huán)境：Modelsim（verilog hdl）免費(fèi)下載

  資源簡介：流水線乘法器與加法器 開發(fā)環(huán)境：Modelsim（verilog hdl）

  標(biāo)簽： Modelsim verilog hdl 流水線

  上傳時間： 2017-09-02

  上傳用戶：lx9076

• 位加法器的verilog程序與4×4 乘法器的verilog描述！！！免費(fèi)下載

  資源簡介：位加法器的verilog程序與4×4 乘法器的verilog描述！！！

  標(biāo)簽： verilog 加法器 乘法器 程序

  上傳時間： 2013-12-21

  上傳用戶：ruixue198909

• 上傳文件為：常用乘法器verilog設(shè)計.rar免費(fèi)下載

  資源簡介：上傳文件為：常用乘法器verilog設(shè)計.rar

  標(biāo)簽： verilog 乘法器

  上傳時間： 2013-12-17

  上傳用戶：小碼農(nóng)lz

• 伽羅華域GF（q）乘法器verilog設(shè)計.rar免費(fèi)下載

  資源簡介：伽羅華域GF（q）乘法器verilog設(shè)計.rar

  標(biāo)簽： verilog 乘法器

  上傳時間： 2017-09-20

  上傳用戶：Zxcvbnm

• 64位乘法器免費(fèi)下載

  資源簡介：64位乘法器，超前進(jìn)位的，大家看看，通過仿真的，verilog的

  標(biāo)簽： 乘法器

  上傳時間： 2016-02-27

  上傳用戶：chongcongying

• 8位加法樹乘法器,實現(xiàn)兩個8位二進(jìn)制數(shù)相乘免費(fèi)下載

  資源簡介：8位加法樹乘法器,實現(xiàn)兩個8位二進(jìn)制數(shù)相乘，采用verilog hdl

  標(biāo)簽： 8位 加法 乘法器 二進(jìn)制數(shù)

  上傳時間： 2016-12-19

  上傳用戶：lhc9102

• 8位乘8位的流水線乘法器免費(fèi)下載

  資源簡介：8位乘8位的流水線乘法器，采用verilog hdl編寫

  標(biāo)簽： 8位 流水線 乘法器

  上傳時間： 2014-01-26

  上傳用戶：kristycreasy

• 在精密乘法器設(shè)計中采用AD630整流放大器免費(fèi)下載

  資源簡介：在精密乘法器設(shè)計中采用AD630整流放大器:

  標(biāo)簽： 630 AD 精密 乘法器設(shè)計

  上傳時間： 2013-07-10

  上傳用戶：zhyiroy

• GF_2_m_域乘法器的快速設(shè)計及FPGA實現(xiàn)免費(fèi)下載

  資源簡介：GF_2_m_域乘法器的快速設(shè)計及FPGA實現(xiàn)，對于rs編翼碼的理解和設(shè)計有幫助

  標(biāo)簽： FPGA GF 乘法器

  上傳時間： 2013-08-16

  上傳用戶：tangsiyun

• 模擬乘法器ADL5391的原理與應(yīng)用免費(fèi)下載

  資源簡介：簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對其進(jìn)行了測試。最后設(shè)計了基于ADL5391的二倍頻電路，測試結(jié)果表明該二倍頻電路具有性能穩(wěn)定、工作頻帶寬、測量精度高、抗干擾...

  標(biāo)簽： 5391 ADL 模擬乘法器

  上傳時間： 2013-10-25

  上傳用戶：FreeSky

• 定點(diǎn)乘法器設(shè)計(中文)免費(fèi)下載

  資源簡介：? 　定點(diǎn)乘法器設(shè)計(中文) 　運(yùn)算符： 　　+ 對其兩邊的數(shù)據(jù)作加法操作; A + B 　　- 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B 　　- 對跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B 　　* 對其兩邊的數(shù)據(jù)作乘法操作; A * B 　　& 對...

  標(biāo)簽： 定點(diǎn) 乘法器設(shè)計

  上傳時間： 2013-12-17

  上傳用戶：trepb001

• 模擬乘法器及其在運(yùn)算電路中的應(yīng)用免費(fèi)下載

  資源簡介：　　模擬乘法器在運(yùn)算電路中的應(yīng)用 　　8.6.1 乘法運(yùn)算電路 　　8.6.2 除法運(yùn)算電路 　　8.6.3 開方運(yùn)算電路

  標(biāo)簽： 模擬乘法器 中的應(yīng)用 運(yùn)算電路

  上傳時間： 2013-10-10

  上傳用戶：270189020

• 8位十進(jìn)制乘法器免費(fèi)下載

  資源簡介：EDA課程設(shè)計8位十進(jìn)制乘法器。

  標(biāo)簽： 8位 十進(jìn)制 乘法器

  上傳時間： 2013-10-17

  上傳用戶：牛津鞋

• 基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計免費(fèi)下載

  資源簡介：設(shè)計了一個基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)...

  標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216