<nav id="comii"></nav> 在精密乘法器設(shè)計(jì)中采用AD630整流放大器:
標(biāo)簽： 630 AD 精密 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-07-10
上傳用戶：zhyiroy
32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算，仿真輸出
上傳時(shí)間： 2013-04-24
上傳用戶：x4587
Altera的FPGA，設(shè)計(jì)的硬件除法器
上傳時(shí)間： 2013-08-09
上傳用戶：壞天使kk
GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對(duì)于rs編翼碼的理解和設(shè)計(jì)有幫助
上傳時(shí)間： 2013-08-16
上傳用戶：tangsiyun
用vhdl實(shí)現(xiàn)的除法器
上傳時(shí)間： 2013-08-28
上傳用戶：wd450412225
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
簡(jiǎn)單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對(duì)其進(jìn)行了測(cè)試。最后設(shè)計(jì)了基于ADL5391的二倍頻電路，測(cè)試結(jié)果表明該二倍頻電路具有性能穩(wěn)定、工作頻帶寬、測(cè)量精度高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-10-25
上傳用戶：FreeSky
浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器，它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ)，其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法，通過VHDL語(yǔ)言在QuartusII中進(jìn)行設(shè)計(jì)和驗(yàn)證，此加法器通過狀態(tài)機(jī)控制運(yùn)算，有效地降低了功耗，提高了速度，改善了性能。
上傳時(shí)間： 2014-01-19
上傳用戶：xauthu
定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對(duì)其兩邊的數(shù)據(jù)作乘法操作; A * B & 對(duì)其兩邊的數(shù)據(jù)按位作與操作; A & B # 對(duì)其兩邊的數(shù)據(jù)按位作或操作; A # B @ 對(duì)其兩邊的數(shù)據(jù)按位作異或操作; A @ B ~ 對(duì)跟在其后的數(shù)據(jù)作按位取反操作; ~ B << 以右邊的數(shù)據(jù)為移位量將左邊的數(shù)據(jù)左移; A << B $ 將其兩邊的數(shù)據(jù)按從左至右順序拼接; A $ B
標(biāo)簽： 定點(diǎn) 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-12-17
上傳用戶：trepb001
模擬乘法器在運(yùn)算電路中的應(yīng)用 8.6.1 乘法運(yùn)算電路 8.6.2 除法運(yùn)算電路 8.6.3 開方運(yùn)算電路
標(biāo)簽： 模擬乘法器 中的應(yīng)用 運(yùn)算電路
上傳時(shí)間： 2013-10-10
上傳用戶：270189020
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="samuk"></center>
