使用virlog語(yǔ)言編寫(xiě)的一個(gè) 鎖相環(huán)的程序?？芍苯釉赾pld中應(yīng)用。
資源簡(jiǎn)介：使用virlog語(yǔ)言編寫(xiě)的一個(gè) 鎖相環(huán)的程序?？芍苯釉赾pld中應(yīng)用。
上傳時(shí)間： 2013-12-24
上傳用戶：GHF
資源簡(jiǎn)介：使用VHDL語(yǔ)言進(jìn)行的數(shù)字鎖相環(huán)的設(shè)計(jì)，里面有相關(guān)的文件，可以使用MUX+PLUS打開(kāi)
上傳時(shí)間： 2014-06-29
上傳用戶：lanhuaying
資源簡(jiǎn)介：自己寫(xiě)的一個(gè)鎖相環(huán)程序，希望對(duì)大家有所幫助
上傳時(shí)間： 2016-02-09
上傳用戶：gmh1314
資源簡(jiǎn)介：508a的控制鎖相環(huán)的程序，這次不會(huì)重了吧 老子自己寫(xiě)的
上傳時(shí)間： 2013-12-21
上傳用戶：epson850
資源簡(jiǎn)介：介紹了一寬帶的數(shù)字鎖相環(huán)的實(shí)現(xiàn)方法，歡迎大家踴躍下載
上傳時(shí)間： 2015-11-25
上傳用戶：咔樂(lè)塢
資源簡(jiǎn)介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。
上傳時(shí)間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡(jiǎn)介：該文檔為基于FPGA的三相鎖相環(huán)的實(shí)現(xiàn)概述資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-16
上傳用戶：bluedrops
資源簡(jiǎn)介：該文檔為基于DSP的軟件鎖相環(huán)的實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-10
上傳用戶：
資源簡(jiǎn)介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-27
上傳用戶：
資源簡(jiǎn)介：Js寫(xiě)的樹(shù)。可以直接在瀏覽器中顯示。
上傳時(shí)間： 2016-03-07
上傳用戶：釣鰲牧馬
資源簡(jiǎn)介：用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡(jiǎn)介：數(shù)字鎖相環(huán)的源代碼。用硬件編程語(yǔ)言VHDL編寫(xiě)。
上傳時(shí)間： 2014-01-02
上傳用戶：jackgao
資源簡(jiǎn)介：使用VHDL語(yǔ)言進(jìn)行數(shù)字鎖相環(huán)的設(shè)計(jì)，pdf格式，可以打開(kāi)
上傳時(shí)間： 2014-11-01
上傳用戶：努力努力再努力
資源簡(jiǎn)介：采用用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-22
上傳用戶：
資源簡(jiǎn)介：關(guān)于數(shù)字鎖相環(huán)的使用，結(jié)合FM,AM的使用來(lái)說(shuō)明
上傳時(shí)間： 2013-12-29
上傳用戶：蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)
資源簡(jiǎn)介：為了測(cè)量 DVD的Jitter ,需要知道刻錄時(shí)鐘。針對(duì) DVD 特殊的數(shù)據(jù)格式 NRZI,提出一個(gè)專用的時(shí)鐘恢復(fù)系 統(tǒng) ,用于從讀出的 RF信號(hào)中恢復(fù)寫(xiě)時(shí)鐘。這個(gè)系統(tǒng)采用基于鎖相環(huán)的雙環(huán)結(jié)構(gòu)。介紹系統(tǒng)結(jié)構(gòu)、各個(gè)模塊的構(gòu)成原理、數(shù) 學(xué)模型 ,并結(jié)合 Simulink 給出仿真結(jié)果...
上傳時(shí)間： 2015-10-13
上傳用戶：1079836864
資源簡(jiǎn)介：智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在cpld上實(shí)現(xiàn)串行通信
上傳時(shí)間： 2014-01-08
上傳用戶：weiwolkt
資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)簡(jiǎn)單的數(shù)字鎖相環(huán)Verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn)，里面有ModelSim仿真成功的波形圖
上傳時(shí)間： 2014-01-22
上傳用戶：003030
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...
上傳時(shí)間： 2014-01-11
上傳用戶：AbuGe
資源簡(jiǎn)介：一個(gè)初步的數(shù)字鎖相環(huán)程序，沒(méi)有測(cè)試文件，應(yīng)該可以運(yùn)行。
上傳時(shí)間： 2014-11-18
上傳用戶：zwei41
資源簡(jiǎn)介：一個(gè)二階鎖相環(huán)的SIMULINK仿真模型
上傳時(shí)間： 2013-12-20
上傳用戶：yuzsu
資源簡(jiǎn)介：VHDL編寫(xiě)的ADI鎖相環(huán)控制程序，可以調(diào)試ADI鎖相環(huán)的相關(guān)系列十幾個(gè)型號(hào)。引腳命名和鎖相環(huán)相關(guān)控制引腳對(duì)應(yīng)。
上傳時(shí)間： 2016-08-20
上傳用戶：gut1234567
資源簡(jiǎn)介：收集的數(shù)字鎖相環(huán)設(shè)計(jì)相關(guān)文章多篇.主要采用VHDL語(yǔ)言進(jìn)行設(shè)計(jì).
上傳時(shí)間： 2014-12-07
上傳用戶：kytqcool
資源簡(jiǎn)介：一種可編程的全數(shù)字鎖相環(huán)的絲線,可以用來(lái)做一個(gè)小的課程設(shè)計(jì)
上傳時(shí)間： 2014-02-11
上傳用戶：xwd2010
資源簡(jiǎn)介：隨著現(xiàn)代集成電路技術(shù)的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設(shè)計(jì)中非常重要的一個(gè)部分，所以對(duì)鎖相環(huán)的研究具有積極的現(xiàn)實(shí)意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)?；旌想娐?，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問(wèn)題。因此設(shè)計(jì)一...
上傳時(shí)間： 2013-06-09
上傳用戶：mosliu
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利\r\n用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性...
上傳時(shí)間： 2013-08-22
上傳用戶：nairui21
資源簡(jiǎn)介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-11-15
上傳用戶：yjj631
資源簡(jiǎn)介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
資源簡(jiǎn)介：在總結(jié)前人提出的一些鎖相環(huán)仿真模型的基礎(chǔ)上，用Matlab語(yǔ)言構(gòu)建了一種新的適用于全數(shù)字仿真模型。
上傳時(shí)間： 2016-06-13
上傳用戶：tuilp1a
資源簡(jiǎn)介：本人寫(xiě)的數(shù)字鎖相環(huán)，有模擬數(shù)據(jù)，學(xué)習(xí)鎖相環(huán)很好的材料。參考書(shū)“數(shù)字鎖相環(huán)路原理與應(yīng)用”編寫(xiě)。
上傳時(shí)間： 2014-01-18
上傳用戶：xsnjzljj
