相 關 資 源

• booth乘法器電路免費下載

  資源簡介：booth乘法器電路，基四實現，附帶有testbench

  標簽： booth 乘法器 電路

  上傳時間： 2013-12-23

  上傳用戶：talenthn

• 加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路免費下載

  資源簡介：加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路

  標簽： 電路設計 加法器 乘法器 電路

  上傳時間： 2015-05-29

  上傳用戶：671145514

• booth 乘法器 不同于傳統的算法實現免費下載

  資源簡介：booth 乘法器 不同于傳統的算法實現

  標簽： booth 乘法器 算法

  上傳時間： 2013-12-17

  上傳用戶：dianxin61

• booth乘法器： 16*16有符號乘法器免費下載

  資源簡介：booth乘法器：&#61550 16*16有符號乘法器，booth編碼，簡單陣列，Ripple Carry Adder

  標簽： booth 61550 16 乘法器

  上傳時間： 2014-01-16

  上傳用戶：努力努力再努力

• 移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件免費下載

  資源簡介：移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件，在很多應用中都會出現如各種濾波器的設計、矩陣的運算等。本實驗設計一個通用的8位乘法器。

  標簽： 乘法器 移位 8位 硬件

  上傳時間： 2016-07-27

  上傳用戶：牛津鞋

• 18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結合進位選擇的36bit高性能加法器免費下載

  資源簡介：18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結合進位選擇的36bit高性能加法器

  標簽： bit Wallace booth2 booth

  上傳時間： 2017-01-13

  上傳用戶：firstbyte

• 一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的booth算法免費下載

  資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。

  標簽： booth 符號 乘法器 二進制數

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• 模擬乘法器及其在運算電路中的應用免費下載

  資源簡介：　　模擬乘法器在運算電路中的應用 　　8.6.1 乘法運算電路 　　8.6.2 除法運算電路 　　8.6.3 開方運算電路

  標簽： 模擬乘法器 中的應用 運算電路

  上傳時間： 2013-10-10

  上傳用戶：270189020

• 用VHDL語言編寫的一個乘法器校程序 是基于booth算法的免費下載

  資源簡介：用VHDL語言編寫的一個乘法器校程序 是基于booth算法的

  標簽： booth VHDL 語言 編寫

  上傳時間： 2016-07-02

  上傳用戶：iswlkje

• 8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免費下載

  資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...

  標簽： ultipler_quick_add booth 乘法器 測試

  上傳時間： 2016-07-12

  上傳用戶：zhaiye

• 16*16有符號乘法器的  編碼方式：booth編碼免費下載

  資源簡介：16*16有符號乘法器的 &#61548 編碼方式：booth編碼， &#61548 拓撲結構：簡單陣列 &#61548 加法器：Ripple Carry Adder

  標簽： 61548 booth 16 符號

  上傳時間： 2014-01-13

  上傳用戶：com1com2

• 主題 : Low power Modified booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等免費下載

  資源簡介：主題 : Low power Modified booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. booth教授提出了一種名為radix-2 booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至...

  標簽： Multiplier Modified booth power

  上傳時間： 2016-09-01

  上傳用戶：stewart·

• 基于booth的32位快速乘法器的設計源碼免費下載

  資源簡介：基于booth的32位快速乘法器的設計源碼

  標簽： booth 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 用spice描述的8x8改進booth碼加wallance壓縮的乘法器免費下載

  資源簡介：用spice描述的8x8改進booth碼加wallance壓縮的乘法器，并且進行了優化，時間性能相當高

  標簽： wallance spice booth 8x8

  上傳時間： 2013-12-21

  上傳用戶：lmeeworm

• 一個基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼免費下載

  資源簡介：一個基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼

  標簽： VerilogHDL booth 語言 算法

  上傳時間： 2014-01-18

  上傳用戶：從此走出陰霾

• 基于verilog的booth算法的乘法器免費下載

  資源簡介：基于verilog的booth算法的乘法器

  標簽： verilog booth 算法 乘法器

  上傳時間： 2017-07-15

  上傳用戶：

• 模擬乘法器ADL5391的原理與應用免費下載

  資源簡介：簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應用電路，并對其進行了測試。最后設計了基于ADL5391的二倍頻電路，測試結果表明該二倍頻電路具有性能穩定、工作頻帶寬、測量精度高、抗干擾...

  標簽： 5391 ADL 模擬乘法器

  上傳時間： 2013-10-25

  上傳用戶：FreeSky

• xilinx里的乘法器ip核程序免費下載

  資源簡介：xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進位加法

  標簽： xilinx 乘法器 程序

  上傳時間： 2016-10-17

  上傳用戶：ve3344

• 布斯乘法器免費下載

  資源簡介：booth算法通過移位運算代替某些加法運算提高乘法器的運算速度，是一種補碼乘法的算法。包含乘法器模塊和測試模塊。

  標簽： Verilog 4位布斯乘法器模塊及測試模塊

  上傳時間： 2015-12-04

  上傳用戶：chriskicker

• OFDM信道估計模塊運算部件的FPGA設計免費下載

  資源簡介：正交頻分復用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術通過將整個信道分為多個帶寬相等并行傳輸的子信道，通過將信息經過子信道獨立傳輸來實現通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統通過循環前綴來消除符號間干擾(ISI...

  標簽： OFDM FPGA 信道估計 模塊

  上傳時間： 2013-06-06

  上傳用戶：yyyyyyyyyy

• 在精密乘法器設計中采用AD630整流放大器免費下載

  資源簡介：在精密乘法器設計中采用AD630整流放大器:

  標簽： 630 AD 精密 乘法器設計

  上傳時間： 2013-07-10

  上傳用戶：zhyiroy

• GF_2_m_域乘法器的快速設計及FPGA實現免費下載

  資源簡介：GF_2_m_域乘法器的快速設計及FPGA實現，對于rs編翼碼的理解和設計有幫助

  標簽： FPGA GF 乘法器

  上傳時間： 2013-08-16

  上傳用戶：tangsiyun

• 定點乘法器設計(中文)免費下載

  資源簡介：? 　定點乘法器設計(中文) 　運算符： 　　+ 對其兩邊的數據作加法操作; A + B 　　- 從左邊的數據中減去右邊的數據; A - B 　　- 對跟在其后的數據作取補操作，即用0減去跟在其后的數據; - B 　　* 對其兩邊的數據作乘法操作; A * B 　　& 對...

  標簽： 定點 乘法器設計

  上傳時間： 2013-12-17

  上傳用戶：trepb001

• 8位十進制乘法器免費下載

  資源簡介：EDA課程設計8位十進制乘法器。

  標簽： 8位 十進制 乘法器

  上傳時間： 2013-10-17

  上傳用戶：牛津鞋

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216

• 8位十進制乘法器免費下載

  資源簡介：EDA課程設計8位十進制乘法器。

  標簽： 8位 十進制 乘法器

  上傳時間： 2013-10-09

  上傳用戶：ZOULIN58

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-13

  上傳用戶：yl1140vista

• 一個并行高速乘法器芯片的設計與實現免費下載

  資源簡介：一個并行高速乘法器芯片的設計與實現

  標簽： 并行 乘法器 片的設計

  上傳時間： 2014-01-08

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 用C語言實現的乘法器免費下載

  資源簡介：用C語言實現的乘法器

  標簽： C語言 乘法器

  上傳時間： 2013-12-08

  上傳用戶：moerwang