應用VHDL語言將高穩晶振分頻得到1pps，使用GPS的1pps信號作為觸發
資源簡介：應用VHDL語言將高穩晶振分頻得到1pps，使用GPS的1pps信號作為觸發
上傳時間： 2016-10-15
上傳用戶：lo25643
資源簡介：基于VHDL語言的高精度頻率計的設計,已通過實驗測試
上傳時間： 2015-05-24
上傳用戶：zhangjinzj
資源簡介：利用VHDL語言實現單穩觸發電路，穩態時間為系統時鐘的整數倍。
上傳時間： 2015-06-01
上傳用戶：wang0123456789
資源簡介：應用VHDL語言進行加法器的設計，比較器的設計，隨著VHDL語言的應用越來越廣泛，其重要性也更加明確。希望對大家有所幫助。
上傳時間： 2015-11-11
上傳用戶：gut1234567
資源簡介：用VHDL語言將二進制數據轉換成十進制數據，并將十進制的每一個位分離出來單獨存放。使用狀態機實現，程序簡單，仿真效果很理想，占用可編程器件的資源較少。
上傳時間： 2013-12-27
上傳用戶：caozhizhi
資源簡介：應用VHDL語言編寫交通燈的控制程序。 熟悉該語言的基本用法。
上傳時間： 2014-11-28
上傳用戶：gut1234567
資源簡介：為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用FPGA設計了高分辨率的時間間隔測量單元，達到0.121...
上傳時間： 2013-10-17
上傳用戶：xsnjzljj
資源簡介：為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用FPGA設計了高分辨率的時間間隔測量單元，達到0.121...
上傳時間： 2013-11-17
上傳用戶：www240697738
資源簡介：VHDL語言描述，時鐘分頻,給定CPLD試驗板系統時鐘設置50M，但由于本作品的需要，我們將系統時鐘經過20分頻得到DS18B20所需的工作時鐘，大約為1.25M。
上傳時間： 2014-12-06
上傳用戶：han_zh
資源簡介：基于VHDL語言的頻率計具有高速計頻，體積小的特點
上傳時間： 2015-06-14
上傳用戶：曹云鵬
資源簡介：分頻電路的VHDL設計,在你的設計中,如果有用到分頻電路的話,他將幫組你了解分頻電路
上傳時間： 2013-12-20
上傳用戶：a6697238
資源簡介：以C語言來實現DPSK（差分頻移鍵控）的調制與解調
上傳時間： 2013-12-27
上傳用戶：wsf950131
資源簡介：4位可逆計數器：將50MHz的時鐘進行 分頻后的結果作為時鐘控制，根據輸入進行條件判斷，再通過設置一個四位的向量將結果輸出，利用數碼管顯示在實驗板上
上傳時間： 2017-06-18
上傳用戶：lanjisu111
資源簡介：鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上傳時間： 2014-01-17
上傳用戶：qweqweqwe
資源簡介：文件名：ADC0809.vhd功能：基于VHDL語言，實現對ADC0809簡單控制說明：ADC0809沒有內部時鐘，需外接10KHz~1290Hz的時鐘號，這里由FPGA的系統時鐘（50MHz）經256分頻得到clk1（195KHz）作為ADC0809轉換工作時鐘。
上傳時間： 2014-01-03
上傳用戶：youth25
資源簡介：伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件，它的最大優點在于：設計...
上傳時間： 2013-04-24
上傳用戶：zdluffy
資源簡介：單片機應用技術選編(11) 目錄 ? 第一章 專題論述 1.1 3種嵌入式操作系統的分析與比較(2) 1.2 KEIL RTX51 TINY內核的分析與應用(8) 1.3 中間件技術及其發展展望(13) 1.4 嵌入式實時操作系統μC/OSⅡ的移植探討(19) 1.5 μC/OSⅡ的移植及其應用系統開發(23) 1...
上傳時間： 2013-11-06
上傳用戶：569342831
資源簡介：摘 要： 本文件是C8051單片機AD測試實驗；使用外部22.1184MHz晶振,將跳線器JP3短接 功能：采樣AIN0，1和溫度通道信號，并在LCD上顯示其電壓和溫度值，也可以應用Uart0顯示其電壓和溫度值。
上傳時間： 2013-12-16
上傳用戶：frank1234
資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：對CPLD學習者有幫助，既講解了硬件的結構，又講述了VHDL語言的應用
上傳時間： 2013-08-20
上傳用戶：leyesome
資源簡介：源于老師的作業,實現將01代碼轉化成HDB3碼,另外還有用VHDL語言編的,不過我這沒有
上傳時間： 2015-03-15
上傳用戶：妄想演繹師
資源簡介：VHDL語言編程軟件應用于學習教程。適合于初學者進行VHDL語言的學習。
上傳時間： 2015-03-25
上傳用戶：cmc_68289287
資源簡介：VHDL語言應用實例,計數器的設計,用GENERATE語句實現
上傳時間： 2015-04-05
上傳用戶：cjl42111
資源簡介：89C52單片機12M晶振下DS18B20溫度傳感器測量溫度應用子程序源碼
上傳時間： 2013-12-18
上傳用戶：yzhl1988
資源簡介：采用c語言編寫的簡易電子時鐘程序。利用iccavr系列開發工具編寫并調試成功。利用8mhz晶振可以達到實際時鐘效果。
上傳時間： 2014-01-03
上傳用戶：nanfeicui
資源簡介：使用VHDL語言寫的fpga的應用程序，使獻策內容為等精度頻率計
上傳時間： 2014-01-01
上傳用戶：frank1234
資源簡介：使用VHDL語言編寫的FPGA應用程序，實現的內容是100進制計數器
上傳時間： 2015-05-02
上傳用戶：許小華
資源簡介：89C52單片機12M晶振下DS18B20溫度傳感器測量溫度應用子程序源碼
上傳時間： 2015-05-20
上傳用戶：遠遠ssad
資源簡介：摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設計中的應用 并給出了其在RISC8 框架 CPU 核中的下載實例．
上傳時間： 2014-07-11
上傳用戶：lunshaomo
資源簡介：這是用VHDL語言(硬件描述語言)寫的一個二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設計,低門數.可以用于多媒體及打印應用領域.
上傳時間： 2015-06-03
上傳用戶：caiiicc
