相 關(guān) 資 源

• 可綜合的Verilog編碼免費(fèi)下載

  資源簡介：可綜合的Verilog編碼，很不錯，學(xué)習(xí)Verilog必看。不容錯過

  標(biāo)簽： Verilog 編碼

  上傳時間： 2014-01-05

  上傳用戶：

• 可綜合的Verilog語法（劍橋大學(xué)免費(fèi)下載

  資源簡介：可綜合的Verilog語法（劍橋大學(xué)，影印） Synthesizable Verilogsyntax and semantics

  標(biāo)簽： Verilog 大學(xué)

  上傳時間： 2014-01-15

  上傳用戶：bruce5996

• 一個可綜合的串并轉(zhuǎn)換接口Verilog源代碼免費(fèi)下載

  資源簡介：一個可綜合的串并轉(zhuǎn)換接口Verilog源代碼

  標(biāo)簽： Verilog 串并轉(zhuǎn)換 接口 源代碼

  上傳時間： 2014-01-07

  上傳用戶：txfyddz

• 一個可綜合的同步FIFO的Verilog源代碼免費(fèi)下載

  資源簡介：一個可綜合的同步FIFO的Verilog源代碼

  標(biāo)簽： Verilog FIFO 源代碼

  上傳時間： 2015-12-13

  上傳用戶：天誠24

• Verilog HDL程序設(shè)計教程,以可綜合的設(shè)計為重點(diǎn)免費(fèi)下載

  資源簡介：Verilog HDL程序設(shè)計教程,以可綜合的設(shè)計為重點(diǎn)，同時對仿真和模擬也作了深入闡述。全面介紹了Verilog HdL 詞法，語法。

  標(biāo)簽： Verilog HDL 程序設(shè)計 教程

  上傳時間： 2014-01-19

  上傳用戶：zhangyi99104144

• 可綜合的vhdl設(shè)計特點(diǎn).pdf免費(fèi)下載

  資源簡介：可綜合的vhdl設(shè)計特點(diǎn).pdf

  標(biāo)簽： vhdl

  上傳時間： 2015-01-21

  上傳用戶：gdgzhym

• 可綜合的FIFO存儲器免費(fèi)下載

  資源簡介：可綜合的FIFO存儲器，全部在一個壓縮包中，測試過，可以使用．

  標(biāo)簽： FIFO 存儲器

  上傳時間： 2014-01-17

  上傳用戶：yt1993410

• 此是進(jìn)行循環(huán)冗余效驗的Verilog編碼免費(fèi)下載

  資源簡介：此是進(jìn)行循環(huán)冗余效驗的Verilog編碼，適合多種標(biāo)準(zhǔn)，如CRC16

  標(biāo)簽： Verilog 循環(huán)冗余 編碼

  上傳時間： 2013-12-22

  上傳用戶：refent

• 同步FIFO的Verilog編碼 同步FIFO的Verilog編碼免費(fèi)下載

  資源簡介：同步FIFO的Verilog編碼 同步FIFO的Verilog編碼

  標(biāo)簽： Verilog FIFO 編碼

  上傳時間： 2013-12-30

  上傳用戶：gonuiln

• 一個可以綜合的Verilog 寫的FIFO存儲器 內(nèi)附文檔說明免費(fèi)下載

  資源簡介：一個可以綜合的Verilog 寫的FIFO存儲器 內(nèi)附文檔說明

  標(biāo)簽： Verilog FIFO 存儲器 文檔

  上傳時間： 2015-11-15

  上傳用戶：Avoid98

• 一個可以綜合的Verilog 寫的FIFO存儲器免費(fèi)下載

  資源簡介：一個可以綜合的Verilog 寫的FIFO存儲器，word格式

  標(biāo)簽： Verilog FIFO 存儲器

  上傳時間： 2016-04-23

  上傳用戶：天誠24

• 可綜合的VerilogHDL設(shè)計實例: ---簡化的RISC 8位CPU設(shè)計簡介---免費(fèi)下載

  資源簡介：可綜合的VerilogHDL設(shè)計實例: ---簡化的RISC 8位CPU設(shè)計簡介---

  標(biāo)簽： VerilogHDL RISC CPU 8位

  上傳時間： 2016-08-09

  上傳用戶：zwei41

• 基于Xilinx Vertex4的可綜合的二級DCM模塊源代碼免費(fèi)下載

  資源簡介：基于Xilinx Vertex4的可綜合的二級DCM模塊源代碼，可生成400Mhz時鐘信號

  標(biāo)簽： Vertex4 Xilinx DCM 二級

  上傳時間： 2013-11-25

  上傳用戶：515414293

• 基于Xilinx Vertex2的可綜合的2048x10位的讀寫可控制FIFO模塊源代碼免費(fèi)下載

  資源簡介：基于Xilinx Vertex2的可綜合的2048x10位的讀寫可控制FIFO模塊源代碼，深度可控

  標(biāo)簽： Vertex2 2048x10 Xilinx FIFO

  上傳時間： 2017-01-17

  上傳用戶：我們的船長

• 介紹Verilog HDL, 內(nèi)容包括： – Verilog應(yīng)用 – Verilog語言的構(gòu)成元素 – 結(jié)構(gòu)級描述及仿真 – 行為級描述及仿真 – 延時的特點(diǎn)及說明 – 介紹Verilog免費(fèi)下載

  資源簡介：介紹Verilog HDL, 內(nèi)容包括： – Verilog應(yīng)用 – Verilog語言的構(gòu)成元素 – 結(jié)構(gòu)級描述及仿真 – 行為級描述及仿真 – 延時的特點(diǎn)及說明 – 介紹Verilog testbench &#8226 激勵和控制和描述 &#8226 結(jié)果的產(chǎn)生及驗證 – 任務(wù)task及函數(shù)function ...

  標(biāo)簽： Verilog HDL 仿真 語言

  上傳時間： 2013-12-19

  上傳用戶：shanml

• 華為Verilog編碼規(guī)范免費(fèi)下載

  資源簡介：華為的Verilog編碼規(guī)范，寫得很不錯！我就是用這個規(guī)范，需要的下載看看吧，免積分咯！~

  標(biāo)簽： Verilog 華為 編碼規(guī)范

  上傳時間： 2013-04-24

  上傳用戶：chongcongying

• 北大微電子學(xué)系于敦山老師的課件免費(fèi)下載

  資源簡介：北大微電子學(xué)系于敦山老師的課件，介紹Verilog HDL、Cadence Verilog仿真器、可綜合的Verilog HDL、設(shè)計舉例、自動布局布線工具、Verilog的詞匯約定等內(nèi)容

  標(biāo)簽： 微電子學(xué)

  上傳時間： 2013-11-25

  上傳用戶：chenbhdt

• Uart port 是一段不錯的免費(fèi)下載

  資源簡介：Uart port 是一段不錯的，完全可綜合的Verilog源碼

  標(biāo)簽： Uart port

  上傳時間： 2014-12-08

  上傳用戶：sqq

• Verilog編碼與綜合中的非阻塞性賦值免費(fèi)下載

  資源簡介：Verilog編碼與綜合中的非阻塞性賦值

  標(biāo)簽： Verilog 編碼 非阻塞性賦值

  上傳時間： 2013-12-23

  上傳用戶：杜瑩12345

• Synthesizable Verilo---syntax and semantics一本很好的關(guān)于Verilog可綜合設(shè)計的參考書免費(fèi)下載

  資源簡介：Synthesizable Verilo---syntax and semantics一本很好的關(guān)于Verilog可綜合設(shè)計的參考書

  標(biāo)簽： Synthesizable semantics Verilog Verilo

  上傳時間： 2015-02-16

  上傳用戶：葉山豪

• 維特比解碼器低功耗設(shè)計Verilog編碼完整的程序可直接用免費(fèi)下載

  資源簡介：維特比解碼器低功耗設(shè)計Verilog編碼完整的程序可直接用

  標(biāo)簽： Verilog 解碼器 低功耗設(shè)計 編碼

  上傳時間： 2013-12-18

  上傳用戶：silenthink

• 拿Verilog和vhdl編寫的串口通信代碼(可綜合)免費(fèi)下載

  資源簡介：拿Verilog和vhdl編寫的串口通信代碼(可綜合)

  標(biāo)簽： Verilog vhdl 編寫 串口通信

  上傳時間： 2015-08-22

  上傳用戶：bcjtao

• Verilog源代碼 王金明教程用的配套代碼和一些可綜合代碼免費(fèi)下載

  資源簡介：Verilog源代碼 王金明教程用的配套代碼和一些可綜合代碼

  標(biāo)簽： Verilog 代碼 源代碼 教程

  上傳時間： 2016-05-19

  上傳用戶：ccclll

• Uart Verilog 代碼 可綜合 很好的代碼免費(fèi)下載

  資源簡介：Uart Verilog 代碼 可綜合 很好的代碼

  標(biāo)簽： Verilog Uart 代碼

  上傳時間： 2017-03-11

  上傳用戶：a6697238

• HDL的可綜合設(shè)計簡介免費(fèi)下載

  資源簡介：本文簡單探討了Verilog HDL設(shè)計中的可綜合性問題，適合HDL初學(xué)者閱讀 ? 　　用組合邏輯實現(xiàn)的電路和用時序邏輯實現(xiàn)的 　　電路要分配到不同的進(jìn)程中。 　　不要使用枚舉類型的屬性。 　　Integer應(yīng)加范圍限制。 　　 通常的可綜合代碼應(yīng)該是同步...

  標(biāo)簽： HDL 綜合設(shè)計

  上傳時間： 2013-10-21

  上傳用戶：smallfish

• Verilog可綜合與不可綜合語句概述免費(fèi)下載

  資源簡介：關(guān)于Verilog中的可綜合語句和不可綜合語句的匯總介紹

  標(biāo)簽： Verilog

  上傳時間： 2013-12-09

  上傳用戶：青春給了作業(yè)95

• Verilog可綜合與不可綜合語句概述免費(fèi)下載

  資源簡介：關(guān)于Verilog中的可綜合語句和不可綜合語句的匯總介紹

  標(biāo)簽： Verilog

  上傳時間： 2013-11-27

  上傳用戶：squershop

• HDL的可綜合設(shè)計簡介免費(fèi)下載

  資源簡介：本文簡單探討了Verilog HDL設(shè)計中的可綜合性問題，適合HDL初學(xué)者閱讀 ? 　　用組合邏輯實現(xiàn)的電路和用時序邏輯實現(xiàn)的 　　電路要分配到不同的進(jìn)程中。 　　不要使用枚舉類型的屬性。 　　Integer應(yīng)加范圍限制。 　　 通常的可綜合代碼應(yīng)該是同步...

  標(biāo)簽： HDL 綜合設(shè)計

  上傳時間： 2013-11-18

  上傳用戶：swaylong

• JPEG2000基于位平面掃描的上下文編碼的研究和FPGA實現(xiàn)免費(fèi)下載

  資源簡介：JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn)，它相比JPEG有很多新的特性，如漸進(jìn)傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點(diǎn)的嵌入式塊編碼(EBCOT)算法，其計算復(fù)...

  標(biāo)簽： JPEG 2000 FPGA 編碼

  上傳時間： 2013-04-24

  上傳用戶：獨(dú)孤求源

• 基于FPGA的視頻編碼器設(shè)計免費(fèi)下載

  資源簡介：ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的...

  標(biāo)簽： FPGA 視頻編碼器

  上傳時間： 2013-04-24

  上傳用戶：xiangwuy