相 關(guān) 資 源

• 使用vhdl語言在用fpga實現(xiàn)vart。免費下載

  資源簡介：使用vhdl語言在用fpga實現(xiàn)vart。

  標(biāo)簽： vhdl fpga vart 語言

  上傳時間： 2013-12-14

  上傳用戶：zjf3110

• 用vhdl語言在CPLD/fpga上實現(xiàn)浮點運算的方法免費下載

  資源簡介：用vhdl語言在CPLD/fpga上實現(xiàn)浮點運算的方法

  標(biāo)簽： vhdl CPLD fpga 語言

  上傳時間： 2013-09-05

  上傳用戶：life840315

• 用vhdl語言在CPLD/fpga上實現(xiàn)浮點運算的方法免費下載

  資源簡介：用vhdl語言在CPLD/fpga上實現(xiàn)浮點運算的方法

  標(biāo)簽： vhdl CPLD fpga 語言

  上傳時間： 2015-04-27

  上傳用戶：fandeshun

• 用vhdl語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：用vhdl語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： vhdl CPLD 語言 串行通信

  上傳時間： 2013-09-06

  上傳用戶：q3290766

• 用vhdl語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：用vhdl語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： vhdl CPLD 語言 串行通信

  上傳時間： 2014-01-03

  上傳用戶：jackgao

• 智能全數(shù)字鎖相環(huán)的設(shè)計用vhdl語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用vhdl語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： vhdl CPLD 全數(shù)字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用vhdl語言在CPLD上實現(xiàn)串行通信.doc免費下載

  資源簡介：錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用vhdl語言在CPLD上實現(xiàn)串行通信.doc

  標(biāo)簽： vhdl CPLD 錯誤檢測與糾正

  上傳時間： 2015-11-06

  上傳用戶：hwl453472107

• 使用vhdl語言編寫的fpga應(yīng)用程序免費下載

  資源簡介：使用vhdl語言編寫的fpga應(yīng)用程序，實現(xiàn)的內(nèi)容是100進制計數(shù)器

  標(biāo)簽： vhdl fpga 語言 編寫

  上傳時間： 2015-05-02

  上傳用戶：許小華

• 使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號免費下載

  資源簡介：使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號，里面有詳細的解析和說明，是一個很好的教程。

  標(biāo)簽： altera vhdl up3 vga

  上傳時間： 2013-12-08

  上傳用戶：yuanyuan123

• 使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號免費下載

  資源簡介：使用vhdl語言在altera公司的up3板上產(chǎn)生vga信號，里面有詳細的解析和說明，是一個很好的教程。和上一個文件razzle差不多，但是產(chǎn)生的效果不一樣。

  標(biāo)簽： altera vhdl up3 vga

  上傳時間： 2014-01-17

  上傳用戶：csgcd001

• 使用vhdl語言寫的fpga的應(yīng)用程序免費下載

  資源簡介：使用vhdl語言寫的fpga的應(yīng)用程序，使獻策內(nèi)容為等精度頻率計

  標(biāo)簽： vhdl fpga 語言 應(yīng)用程序

  上傳時間： 2014-01-01

  上傳用戶：frank1234

• 大數(shù)相乘算法,使用C++語言在VC下實現(xiàn).免費下載

  資源簡介：大數(shù)相乘算法,使用C++語言在VC下實現(xiàn).

  標(biāo)簽： 算法 語言

  上傳時間： 2015-06-22

  上傳用戶：zjf3110

• 給學(xué)習(xí)使用C語言在DSP上實現(xiàn)嵌入式軟件的XDJM一些啟發(fā)免費下載

  資源簡介：給學(xué)習(xí)使用C語言在DSP上實現(xiàn)嵌入式軟件的XDJM一些啟發(fā)

  標(biāo)簽： XDJM DSP C語言 嵌入式軟件

  上傳時間： 2013-12-02

  上傳用戶：yd19890720

• 用vhdl語言在fpga上實現(xiàn)浮點運算免費下載

  資源簡介：用vhdl語言在fpga上實現(xiàn)浮點運算,大家共享

  標(biāo)簽： vhdl fpga 語言 浮點運算

  上傳時間： 2013-08-19

  上傳用戶：epson850

• 用vhdl語言在fpga或者CPLD上實現(xiàn)任意波形的產(chǎn)生免費下載

  資源簡介：用vhdl語言在fpga或者CPLD上實現(xiàn)任意波形的產(chǎn)生

  標(biāo)簽： vhdl fpga CPLD 語言

  上傳時間： 2013-12-18

  上傳用戶：playboys0

• 用vhdl語言在CPLD／fpga上實現(xiàn)浮點運算免費下載

  資源簡介：用vhdl語言在CPLD／fpga上實現(xiàn)浮點運算，資源多多共享,不亦樂乎!

  標(biāo)簽： vhdl CPLD fpga 語言

  上傳時間： 2014-01-21

  上傳用戶：invtnewer

• 用vhdl語言在fpga上實現(xiàn)浮點運算,大家共享免費下載

  資源簡介：用vhdl語言在fpga上實現(xiàn)浮點運算,大家共享

  標(biāo)簽： vhdl fpga 語言 浮點運算

  上傳時間： 2013-12-24

  上傳用戶：a6697238

• 用fpga實現(xiàn)RS232通信,此代碼是用vhdl語言編寫免費下載

  資源簡介：用fpga實現(xiàn)RS232通信,此代碼是用vhdl語言編寫，非常有用的好東東啊

  標(biāo)簽： fpga vhdl 232 RS

  上傳時間： 2013-08-21

  上傳用戶：爺?shù)臍赓|(zhì)

• fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)免費下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-08-28

  上傳用戶：zoudejile

• fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)免費下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-12-14

  上傳用戶：咔樂塢

• 用fpga實現(xiàn)RS232通信,此代碼是用vhdl語言編寫免費下載

  資源簡介：用fpga實現(xiàn)RS232通信,此代碼是用vhdl語言編寫，非常有用的好東東啊

  標(biāo)簽： fpga vhdl 232 RS

  上傳時間： 2016-07-04

  上傳用戶：xiaodu1124

• 這是一段用vhdl語言編寫的程序 用fpga實現(xiàn)模糊控制器免費下載

  資源簡介：這是一段用vhdl語言編寫的程序 用fpga實現(xiàn)模糊控制器

  標(biāo)簽： vhdl fpga 語言 編寫

  上傳時間： 2016-08-28

  上傳用戶：nairui21

• 用fpga實現(xiàn)模糊控制器 部分用vhdl語言編寫的源程序免費下載

  資源簡介：用fpga實現(xiàn)模糊控制器 部分用vhdl語言編寫的源程序

  標(biāo)簽： fpga vhdl 模糊控制器 分

  上傳時間： 2013-12-17

  上傳用戶：haoxiyizhong

• 用vhdl語言編寫的8*8點陣顯示“北京08”的程序。可以用fpga實現(xiàn)。可將程序當(dāng)中的“北京08”改成別的漢字顯示。免費下載

  資源簡介：用vhdl語言編寫的8*8點陣顯示“北京08”的程序。可以用fpga實現(xiàn)。可將程序當(dāng)中的“北京08”改成別的漢字顯示。

  標(biāo)簽： vhdl fpga 程序 語言

  上傳時間： 2014-01-24

  上傳用戶：a3318966

• 使用vhdl語言編寫的A/D轉(zhuǎn)換程序免費下載

  資源簡介：使用vhdl語言編寫的A/D轉(zhuǎn)換程序，可在fpga平臺使用

  標(biāo)簽： vhdl 語言 編寫 程序

  上傳時間： 2013-08-06

  上傳用戶：杏簾在望

• 用vhdl語言設(shè)計基于fpga器件的高采樣率FIR濾波器免費下載

  資源簡介：用vhdl語言設(shè)計基于fpga器件的高采樣率FIR濾波器,基于vhdl與CPLD器件的FIR數(shù)字濾波器的設(shè)計

  標(biāo)簽： vhdl fpga FIR 語言

  上傳時間： 2013-08-07

  上傳用戶：ukuk

• 用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼免費下載

  資源簡介：用fpga實現(xiàn)dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼

  標(biāo)簽： fft fpga 1024 vhdl

  上傳時間： 2013-08-22

  上傳用戶：ukuk

• 用fpga實現(xiàn)RS485通信接口芯片免費下載

  資源簡介：在點對多點主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點同步通信方式時,工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用vhdl 語言在fpga 上實現(xiàn)的以HDLC/ SDLC 協(xié)...

  標(biāo)簽： fpga 485 RS 通信接口

  上傳時間： 2013-11-02

  上傳用戶：zhf01y

• 用fpga實現(xiàn)了RS232異步串行通信免費下載

  資源簡介：用fpga實現(xiàn)了RS232異步串行通信，所用語言是vhdl，另外本人還有Verilog的歡迎交流學(xué)習(xí)，根據(jù)RS232 異步串行通信來的幀格式，在fpga發(fā)送模塊中采用的每一幀格式為：1位開始位+8位數(shù)據(jù)位+1位奇校驗位+1位停止位，波特率為2400。由設(shè)置的波特率可以算出分頻系數(shù)...

  標(biāo)簽： fpga 232 RS 異步串行通信

  上傳時間： 2013-11-29

  上傳用戶：ve3344

• 實現(xiàn)HDB3編碼,使用vhdl語言免費下載

  資源簡介：實現(xiàn)HDB3編碼,使用vhdl語言，-1用01表示，1用10表示，0用00表示。

  標(biāo)簽： HDB3 vhdl 編碼 語言

  上傳時間： 2013-12-14

  上傳用戶：jjj0202