一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。 該研究的總體設(shè)計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設(shè)計與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-05-26
上傳用戶：teddysha
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-04-24
上傳用戶：siguazgb
資源簡介：一種基于FPGA的曼徹斯特編譯碼電路設(shè)計
上傳時間： 2013-11-14
上傳用戶：geshaowei
資源簡介：一種基于FPGA的曼徹斯特編譯碼電路設(shè)計
上傳時間： 2013-11-18
上傳用戶：洛木卓
資源簡介：基于vhdl的HDB3編譯碼器的設(shè)計與實現(xiàn)
上傳時間： 2014-01-13
上傳用戶：2525775
資源簡介：本文論述了在整個無線收發(fā)系統(tǒng)中用軟件的方法實現(xiàn)信道編譯碼系統(tǒng)的功能。實現(xiàn)了一種基于FPGA的信道編譯碼方法，并給出了VHDL語言的實現(xiàn)方法及仿真波形。信道編譯碼系統(tǒng)包括發(fā)射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號調(diào)...
上傳時間： 2013-12-25
上傳用戶：saharawalker
資源簡介：基于FPGA的RS編譯碼器實現(xiàn) 我是新手 剛學(xué)的寫的很簡單的代碼
上傳時間： 2014-12-03
上傳用戶：003030
資源簡介：基于FPGA的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2013-08-31
上傳用戶：taa123456
資源簡介：MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計方法...
上傳時間： 2013-06-15
上傳用戶：it男一枚
資源簡介：基于FPGA的JPEG編解碼器設(shè)計，采用流水線優(yōu)化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
上傳時間： 2015-10-28
上傳用戶：fnhhs
資源簡介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長，要實現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機器人技術(shù)以及涉及指數(shù)運...
上傳時間： 2013-04-24
上傳用戶：咔樂塢
資源簡介：近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點，是目前存儲領(lǐng)域所存在問...
上傳時間： 2013-05-28
上傳用戶：sssnaxie
資源簡介：基于FPGA的LCD&VGA控制器設(shè)計 字?jǐn)?shù)不夠
上傳時間： 2013-08-05
上傳用戶：ginani
資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運行）
上傳時間： 2013-08-07
上傳用戶：pwcsoft
資源簡介：優(yōu)秀碩士論文，基于FPGA的雷達信號模擬器設(shè)計，對學(xué)FPGA的，特別是學(xué)雷達的同學(xué)有很好的參考價值
上傳時間： 2013-08-10
上傳用戶：dianxin61
資源簡介：為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機數(shù)性能的需求，提出了一種基于FPGA的隨機數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2013-11-13
上傳用戶：lliuhhui
資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間： 2013-11-07
上傳用戶：erkuizhang
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：基于FPGA的誤碼率測試儀設(shè)計基于FPGA的誤碼率測試儀設(shè)計
上傳時間： 2013-08-02
上傳用戶：1159797854
資源簡介：為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機數(shù)性能的需求，提出了一種基于FPGA的隨機數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2015-01-01
上傳用戶：瓦力瓦力hong
資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間： 2015-01-01
上傳用戶：fudong911
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-12-22
上傳用戶：forzalife
資源簡介：UCLINUX2.6核下的vga驅(qū)動。基于framebuffer機理。硬件設(shè)計采用基于FPGA的軟核NIOSII設(shè)計。
上傳時間： 2015-10-03
上傳用戶：拔絲土豆
資源簡介：基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：基于CPLD的USB下載電纜設(shè)計.rar
上傳時間： 2015-10-31
上傳用戶：清風(fēng)冷雨
資源簡介：今今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)日電子--基于FPGA的PCI總線接口設(shè)計 (圖)今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)
上傳時間： 2016-02-19
上傳用戶：sevenbestfei
資源簡介：基于FPGA的正弦波發(fā)生器設(shè)計，有一定的參考價值，寫的比較詳細(xì)
上傳時間： 2016-09-19
上傳用戶：lunshaomo
資源簡介：基于FPGA的頻率計模塊設(shè)計，帶quartus下的圖形文件
上傳時間： 2017-04-22
上傳用戶：xcy122677
資源簡介：基于FPGA的交織編碼器設(shè)計，主要講敘如何在FPGA上實現(xiàn)交織編碼器。
上傳時間： 2017-05-28
上傳用戶：xjz632
資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運行）
上傳時間： 2014-01-07
上傳用戶：sammi
