久久免费福利,97se综合,中文字幕免费一区二区

DDR-SDRAM

fpga+sdram+PHY 芯片設(shè)計(jì)原理圖

fpga+sdram+PHY 芯片設(shè)計(jì)原理圖

標(biāo)簽： sdram fpga PHY 芯片設(shè)計(jì)

上傳時(shí)間： 2013-08-14

上傳用戶：chongcongying
基于FPGA的SDRAM設(shè)計(jì)

原版的外文書，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會(huì)感興趣！

標(biāo)簽： SDRAM FPGA

上傳時(shí)間： 2013-08-19

上傳用戶：heart_2007
基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究

針對(duì)主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場(chǎng)可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對(duì)L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個(gè)像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動(dòng)態(tài)內(nèi)存核[7 ]的實(shí)用性。

標(biāo)簽： Sdram SDR RAM LED

上傳時(shí)間： 2013-08-21

上傳用戶：sjw920325
SDRAM控制模塊；圖象采集系統(tǒng)說明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

SDRAM控制模塊；圖象采集系統(tǒng)說明性穩(wěn)當(dāng)；DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

標(biāo)簽： SDRAM DSP 圖象采集

上傳時(shí)間： 2013-08-23

上傳用戶：plsee
nois中基于c的ddr等存儲(chǔ)器的checksum的實(shí)現(xiàn)

nois中基于c的ddr等存儲(chǔ)器的checksum的實(shí)現(xiàn).

標(biāo)簽： checksum nois ddr 存儲(chǔ)器

上傳時(shí)間： 2013-08-26

上傳用戶：1966640071
ALLEGRO 約束規(guī)則設(shè)置步驟（以DDR 為例）

ALLEGRO 約束規(guī)則設(shè)置步驟（以DDR 為例）,同樣為pdf格式方便大家下載使用

標(biāo)簽： ALLEGRO DDR

上傳時(shí)間： 2013-09-03

上傳用戶：jx_wwq
用allegro畫的ddr存儲(chǔ)器電路-六層板設(shè)計(jì)

用allegro畫的ddr存儲(chǔ)器電路。六層板設(shè)計(jì)，很好的參考資料

標(biāo)簽： allegro ddr 存儲(chǔ)器六層板

上傳時(shí)間： 2013-09-06

上傳用戶：ddddddos
DDR內(nèi)存布線指導(dǎo),DDR_Layout_Guide_[1]..

DDR內(nèi)存布線指導(dǎo),DDR_Layout_Guide。

標(biāo)簽： DDR_Layout_Guide DDR 內(nèi)存布線

上傳時(shí)間： 2013-10-18

上傳用戶：胡蘿卜醬
DDR走線要點(diǎn)

DDR走線要點(diǎn)。

標(biāo)簽： DDR 走線

上傳時(shí)間： 2013-11-25

上傳用戶：123456wh
DRAM內(nèi)存模塊的設(shè)計(jì)技術(shù)

第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154第四章內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對(duì)SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡(jiǎn)單地比較一下SDR 和DDR，它們都被稱為同步動(dòng)態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時(shí)也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時(shí)鐘頻率沒有增加，只是在時(shí)鐘的上升和下降沿都可以用來進(jìn)行數(shù)據(jù)的讀寫操作。對(duì)于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標(biāo)簽： DRAM 內(nèi)存模塊設(shè)計(jì)技術(shù)

上傳時(shí)間： 2014-01-13

上傳用戶：euroford