fpga+sdram+PHY 芯片設計原理圖
上傳時間： 2013-08-14
上傳用戶：chongcongying
原版的外文書，基于FPGA的SDRAM設計，相信大家都會感興趣！
上傳時間： 2013-08-19
上傳用戶：heart_2007
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。
上傳時間： 2013-08-21
上傳用戶：sjw920325
SDRAM控制模塊；圖象采集系統說明性穩當；DSP圖象采集系統。SDRAM作為存儲器。
上傳時間： 2013-08-23
上傳用戶：plsee
nois中基于c的ddr等存儲器的checksum的實現.
上傳時間： 2013-08-26
上傳用戶：1966640071
ALLEGRO 約束規則設置步驟（以DDR 為例）,同樣為pdf格式方便大家下載使用
上傳時間： 2013-09-03
上傳用戶：jx_wwq
用allegro畫的ddr存儲器電路。六層板設計，很好的參考資料
上傳時間： 2013-09-06
上傳用戶：ddddddos
DDR內存布線指導,DDR_Layout_Guide。
標簽： DDR_Layout_Guide DDR 內存 布線
上傳時間： 2013-10-18
上傳用戶：胡蘿卜醬
DDR走線要點。
上傳時間： 2013-11-25
上傳用戶：123456wh
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2014-01-13
上傳用戶：euroford
