使用VeriLog語言編寫的數字鐘程序.有慢校時,快校時,鬧鐘等功能.
標簽： VeriLog 校時 語言 編寫
上傳時間： 2014-01-26
上傳用戶：417313137
此文件采用了VeriLog語言在cpld中怎樣實現波形發生器，及其驗證程序
標簽： VeriLog cpld 語言 波形發生器
上傳時間： 2015-06-11
上傳用戶：181992417
Arm9指令Cache緩存模塊的VeriLog代碼，對一些做ARM硬件開發的朋友有參考價值。
標簽： VeriLog Cache Arm9 指令
上傳時間： 2015-06-12
上傳用戶：一諾88
此代碼是用VeriLog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發.
標簽： VeriLog 以太網接口 代碼 修改
上傳時間： 2014-01-20
上傳用戶：zhichenglu
用VeriLog語言編寫的全數字鎖相環的源代碼,基于fpga平臺
標簽： VeriLog fpga 語言 編寫
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
采用VeriLog設計，參考了《數字電子技術》教材，剛剛完成，與大家分享！
標簽： VeriLog
上傳時間： 2013-12-18
上傳用戶：silenthink
鍵盤鼠標的原代碼,用FPGA實現,使用VeriLog HDL編寫,已經使用FPGA驗正過了,完全可以用
標簽： FPGA VeriLog HDL 鍵盤
上傳時間： 2013-12-12
上傳用戶：athjac
在顯示器上顯示漢字,在FPGA上實現,使用VeriLog HDL 設計,完全可是直接使用
標簽： VeriLog FPGA HDL 顯示器
上傳時間： 2014-09-04
上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用VeriLog HDL設計,可以是蜂鳴器發出各種不同的聲音
標簽： VeriLog FPGA HDL 蜂鳴器
上傳時間： 2013-12-21
上傳用戶：wendy15
FIR FILTER VeriLog code
標簽： VeriLog FILTER code FIR
上傳時間： 2013-12-17
上傳用戶：kristycreasy
蟲蟲下載站版權所有 京ICP備2021023401號-1
