久久九九国产精品,国产伦精品一区二区三区在线播放 ,精品国产乱码久久久久久婷婷

VeriLog

VeriLogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。[1]

一個關(guān)于聲音處理的VeriLog語言編寫的解碼芯片

一個關(guān)于聲音處理的VeriLog語言編寫的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來用。

標簽： VeriLog 音處理語言編寫

上傳時間： 2015-06-22

上傳用戶：jcljkh
一個用VeriLog編寫的編幀、解幀及碼速匹配的程序

一個用VeriLog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

標簽： VeriLog 幀編寫程序

上傳時間： 2015-06-22

上傳用戶：66666
一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的VeriLog程序

一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的VeriLog程序，視頻解碼芯片采用ADV7181B，VGA DAC采用ADV7123，強力推薦

標簽： VeriLog VGA 模擬視頻輸入

上傳時間： 2014-06-01

上傳用戶：wanqunsheng
用VeriLog HDL 語言寫的在LCD液晶上顯示文字的源程序

用VeriLog HDL 語言寫的在LCD液晶上顯示文字的源程序

標簽： VeriLog HDL LCD 語言

上傳時間： 2014-01-26

上傳用戶：a3318966
經(jīng)典的VeriLog語言學(xué)習(xí)課件,介紹了語言的基礎(chǔ)知識,和實際中該語言的應(yīng)用包括DSP 設(shè)計中的各個方面.

經(jīng)典的VeriLog語言學(xué)習(xí)課件,介紹了語言的基礎(chǔ)知識,和實際中該語言的應(yīng)用包括DSP 設(shè)計中的各個方面.

標簽： VeriLog 語言 DSP 基礎(chǔ)知識

上傳時間： 2014-01-24

上傳用戶：wqxstar
FPGA/CPLD應(yīng)用,uart的VeriLog HDL原碼

FPGA/CPLD應(yīng)用,uart的VeriLog HDL原碼

標簽： VeriLog FPGA CPLD uart

上傳時間： 2013-12-28

上傳用戶：lizhizheng88
用VeriLog寫的cpld的各種分頻程序

用VeriLog寫的cpld的各種分頻程序，希望大家指正，謝謝！

標簽： VeriLog cpld 分頻程序

上傳時間： 2015-06-23

上傳用戶：nanxia
This VeriLog HDL description implements a UART.

This VeriLog HDL description implements a UART.

標簽： description implements VeriLog This

上傳時間： 2013-12-17

上傳用戶：wff
一個可綜合的串并轉(zhuǎn)換接口VeriLog源代碼

一個可綜合的串并轉(zhuǎn)換接口VeriLog源代碼

標簽： VeriLog 串并轉(zhuǎn)換接口源代碼

上傳時間： 2014-01-07

上傳用戶：txfyddz
CORDIC算法的硬件實現(xiàn) 用的VeriLog語言

CORDIC算法的硬件實現(xiàn) 用的VeriLog語言

標簽： VeriLog CORDIC 算法硬件實現(xiàn)

上傳時間： 2015-06-24

上傳用戶：wcl168881111111

主站蜘蛛池模板：澳门| 廊坊市| 涡阳县| 景东| 呼伦贝尔市| 马公市| 莱州市| 堆龙德庆县| 广安市| 微博| 罗甸县| 晴隆县| 桂林市| 根河市| 原平市| 眉山市| 安岳县| 邹城市| 加查县| 肃北| 化州市| 通海县| 盐津县| 永修县| 无极县| 汤原县| 汾阳市| 青海省| 惠安县| 长春市| 托里县| 榕江县| 临沂市| 定结县| 当涂县| 攀枝花市| 巨野县| 玉树县| 开化县| 崇明县| 班戈县|

<tfoot id="pmnyf"><legend id="pmnyf"></legend></tfoot>

<font id="pmnyf"><tt id="pmnyf"></tt></font>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VeriLog

一個關(guān)于聲音處理的VeriLog語言編寫的解碼芯片

一個用VeriLog編寫的編幀、解幀及碼速匹配的程序

一個模擬視頻輸入轉(zhuǎn)VGA視頻輸出的VeriLog程序

用VeriLog HDL 語言寫的在LCD液晶上顯示文字的源程序

經(jīng)典的VeriLog語言學(xué)習(xí)課件,介紹了語言的基礎(chǔ)知識,和實際中該語言的應(yīng)用包括DSP 設(shè)計中的各個方面.

FPGA/CPLD應(yīng)用,uart的VeriLog HDL原碼

用VeriLog寫的cpld的各種分頻程序

This VeriLog HDL description implements a UART.

一個可綜合的串并轉(zhuǎn)換接口VeriLog源代碼

CORDIC算法的硬件實現(xiàn) 用的VeriLog語言