亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 滁州市| 漳州市| 宽甸| 南投县| 许昌县| 红安县| 永清县| 辉南县| 资兴市| 南澳县| 绥芬河市| 铁力市| 乳山市| 邳州市| 江源县| 昌宁县| 福清市| 祁东县| 修文县| 阳山县| 达州市| 天气| 民丰县| 宣武区| 克山县| 丹寨县| 麻阳| 永丰县| 广宁县| 左云县| 石柱| 东平县| 呼和浩特市| 陇南市| 巴马| 靖边县| 镇康县| 伊春市| 林州市| 兴文县| 迁安市|