亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 南京市| 屯留县| 呼玛县| 汤阴县| 怀柔区| 鲁甸县| 定州市| 防城港市| 乡城县| 九江县| 台南市| 大城县| 石楼县| 南丰县| 娱乐| 丘北县| 宾川县| 义马市| 平南县| 巴彦县| 武威市| 镇江市| 辽阳市| 内乡县| 岑巩县| 连平县| 延庆县| 宜川县| 庆阳市| 凤山县| 岳阳县| 闽侯县| 县级市| 乐业县| 望城县| 肃北| 临城县| 德清县| 红河县| 西乌| 广西|