VeriLog HDL 實際工控項目源碼 開發工具 altera quartus2
標簽： quartus2 VeriLog altera HDL
上傳時間： 2013-12-29
上傳用戶：banyou
一個霹靂燈的VeriLog源程序，用PWM原理實現，產生了LED燈的漸弱效果
標簽： VeriLog 霹靂燈 源程序
上傳時間： 2015-07-16
上傳用戶：陽光少年2016
用VeriLog實現單片機計數器 用VeriLog實現單片機計數器
標簽： VeriLog 單片機 計數器
上傳時間： 2013-12-21
上傳用戶：h886166
硬件描述語言,VeriLog HDL,實現了解碼器的設計
標簽： VeriLog HDL 硬件描述語言 解碼器
上傳時間： 2013-12-22
上傳用戶：sclyutian
VeriLog編寫的簡單異步串口 完全原創，站長請查看內容
標簽： VeriLog 編寫 異步串口
上傳時間： 2014-01-13
上傳用戶：LouieWu
VeriLog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
標簽： VeriLog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
VeriLog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
標簽： VeriLog Modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
經典計算機體系結構RISC8的源代碼（VeriLog），包括CPU、內存、寄存器等的實現
標簽： VeriLog RISC8 計算機體系結構 源代碼
上傳時間： 2014-12-05
上傳用戶：daguda
VeriLog實踐教程（包含2個PDF文檔）
標簽： VeriLog 實踐教程 文檔
上傳時間： 2014-11-01
上傳用戶：小儒尼尼奧
SDRAM 控制器的VeriLog代碼 經過綜合驗證過的.無截壓密碼
標簽： VeriLog SDRAM 控制器 代碼
上傳時間： 2013-12-19
上傳用戶：semi1981
蟲蟲下載站版權所有 京ICP備2021023401號-1
