加法器測試平臺,具有鍵盤輸入,屏幕顯示功能
資源簡介:加法器測試平臺,具有鍵盤輸入,屏幕顯示功能
上傳時間: 2017-08-13
上傳用戶:遠遠ssad
資源簡介:大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘,數碼顯示,74ls138,8,4位計數器,d,rs觸發器,加法器,交通燈等,此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
上傳時間: 2013-12-23
上傳用戶:qiaoyue
資源簡介:測試向量波形產生:VHDL實例---加法器源程序
上傳時間: 2013-12-04
上傳用戶:225588
資源簡介:vhdl 測試向量含測試向量(Test Bench)和波形產生:VHDL實例---相應加法器的測試向量(test bench).txt
上傳時間: 2015-05-13
上傳用戶:天涯
資源簡介:相應加法器的測試向量(test bench)
上傳時間: 2014-01-06
上傳用戶:siguazgb
資源簡介:超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間: 2015-06-12
上傳用戶:希醬大魔王
資源簡介:實現簡單十六位加法器及測試程序 的verilog代碼
上傳時間: 2014-08-11
上傳用戶:
資源簡介:verilog加法器,附加測試文件 可用modelsim 仿真實現
上傳時間: 2016-02-17
上傳用戶:youmo81
資源簡介:波形發生器.經典雙進程狀態機.相應加法器的測試向量
上傳時間: 2016-04-16
上傳用戶:清風冷雨
資源簡介:1、 掌握VHDL的結構以及實例的編程; 2、 學會使用QuartusⅡ平臺的開化; 3、 設計一個2位BCD碼加法器。
上傳時間: 2014-01-22
上傳用戶:anng
資源簡介:是用verilog寫得加法器以及計數器里面有測試文件(testbench),對于初學者來說這個可以用來參考下
上傳時間: 2014-01-16
上傳用戶:天涯
資源簡介:16位加法器的流水線計算,verilog代碼,用于FPGA平臺。
上傳時間: 2013-12-18
上傳用戶:維子哥哥
資源簡介:一個超前進位加法器的Verilog實現,內含測試文件,可以綜合,非常有參考價值
上傳時間: 2014-01-04
上傳用戶:stella2015
資源簡介:用Verilog語言實現了一個8bit的超前進位加法器,其中包括測試文件。
上傳時間: 2013-12-19
上傳用戶:alan-ee
資源簡介:8位加法器的實現,非流水線結構,很不錯。我測試過,效率比較高
上傳時間: 2016-04-25
上傳用戶:bcjtao
資源簡介:經過精心設計的加法器的代碼,并在FPGA硬件平臺實現和驗證過的
上傳時間: 2014-01-11
上傳用戶:windwolf2000
資源簡介:用StateCAD設計一個“串進并出的加法器”狀態機,并使用StateCAD測試激勵生成器設計測試激勵,驗證該狀態機,掌握完整的StateCAD設計流程.
上傳時間: 2014-01-04
上傳用戶:shawvi
資源簡介:用verilog設計加法器,經modelsim仿真測試沒問題。有問題請反饋。
上傳時間: 2017-02-26
上傳用戶:zhangqi
資源簡介:32位單精度浮點加法器。進行用加法運算,仿真輸出
上傳時間: 2013-04-24
上傳用戶:x4587
資源簡介:51加cpld測試程序,免費分享,大家覺得好,記得留言。
上傳時間: 2013-08-24
上傳用戶:13736136189
資源簡介:控制面板程序設計-在控制面板上加一個測試組件
上傳時間: 2013-09-03
上傳用戶:cuibaigao
資源簡介:數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學習和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:a471778
資源簡介:浮點運算器的核心運算部件是浮點加法器,它是實現浮點指令各種運算的基礎,其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法,通過VHDL語言在QuartusII中進行設計和驗證,此加法器通過狀態機控制運算,有...
上傳時間: 2014-01-19
上傳用戶:xauthu
資源簡介:為了縮短加法電路運行時間,提高FPGA運行效率,利用選擇進位算法和差額分組算法用硬件電路實現32位加法器,差額分組中的加法單元是利用一種改進的超前進位算法實現,選擇進位算法可使不同的分組單元并行運算,利用低位的運算結果選擇高位的進位為1或者進位為...
上傳時間: 2013-12-19
上傳用戶:jshailingzzh
資源簡介:8位加法器和減法器設計實習報告
上傳時間: 2013-10-22
上傳用戶:sjyy1001
資源簡介:長期演進技術(LTE)是新一代無線移動通信系統核心技術,如何不斷地完善和增強LTE系統的功能成為當前的研究熱點之一。相對于LTE系統的開發,測試更是必不可少的階段。在完成LTE系統網絡層層三的協議開發后,利用有限的設備資源及仿真工具,搭建一個小規模系統...
上傳時間: 2013-11-02
上傳用戶:realabc
資源簡介:超前進位加法器的設計
上傳時間: 2013-10-19
上傳用戶:shen_dafa
資源簡介:介紹了一種基于PXI總線的測試平臺,以實現遙測系統中PCM碼的持續無丟幀存儲和模擬各種傳感器信號的功能。
上傳時間: 2014-04-04
上傳用戶:qwer0574
資源簡介:一個無符號的加法器小程序
上傳時間: 2014-01-12
上傳用戶:cjl42111
資源簡介:一個簡單的算法加法器
上傳時間: 2015-02-24
上傳用戶:myworkpost