相 關(guān) 資 源

• Verilog HDL那些事兒 -- 建模篇 V5.pdf免費(fèi)下載

  資源簡(jiǎn)介：讓你從另一個(gè)角度看待verilog建模，感受FPGA開(kāi)發(fā)的樂(lè)趣

  標(biāo)簽： Verilog HDL FPGA

  上傳時(shí)間： 2022-06-05

  上傳用戶(hù)：

• Verilog HDL那些事兒_建模篇v5免費(fèi)下載

  資源簡(jiǎn)介：學(xué)習(xí)Verilog HDL 和FPGA 之間，始終會(huì)出現(xiàn)一組群體，他們都是徘徊在學(xué)習(xí)的邊緣。 在他們的心中一直回響著這樣的一個(gè)問(wèn)題：“我在學(xué)什么，為什么不管我怎么學(xué)，我都 沒(méi)有實(shí)感... ” 沒(méi)錯(cuò)這就是初學(xué)Verilog HDL + FPGA 的心聲。

  標(biāo)簽： FPGA Verilog 建模

  上傳時(shí)間： 2016-04-08

  上傳用戶(hù)：ly200524

• Verilog HDL硬件描述語(yǔ)言 01簡(jiǎn)介.PDF 02HDL指南.PDF 03語(yǔ)言要素.PDF 04表達(dá)式.PDF 05門(mén)電平模型化.PDF 06用戶(hù)定義原語(yǔ).PDF 07數(shù)據(jù)流模型免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL硬件描述語(yǔ)言 01簡(jiǎn)介.PDF 02HDL指南.PDF 03語(yǔ)言要素.PDF 04表達(dá)式.PDF 05門(mén)電平模型化.PDF 06用戶(hù)定義原語(yǔ).PDF 07數(shù)據(jù)流模型化.PDF 08行為建模.PDF 09結(jié)構(gòu)建模.PDF 10其它論題.PDF 11驗(yàn)證.PDF 12建模實(shí)例.PDF 13語(yǔ)法參考.PDF

  標(biāo)簽： HDL Verilog 模型

  上傳時(shí)間： 2013-12-28

  上傳用戶(hù)：Andy123456

• FPGA那些事兒--TimeQuest靜態(tài)時(shí)序分析REV7.0免費(fèi)下載

  資源簡(jiǎn)介：FPGA那些事兒--TimeQuest靜態(tài)時(shí)序分析REV7.0，F(xiàn)PGA開(kāi)發(fā)必備技術(shù)資料--262頁(yè)。前言這是筆者用兩年構(gòu)思準(zhǔn)備一年之久的筆記，其實(shí)這也是筆者的另一種挑戰(zhàn)。寫(xiě)《工具篇I》不像寫(xiě)《Verilog HDL 那些事兒》系列的筆記一樣，只要針對(duì)原理和HDL 內(nèi)容作出解釋即可，雖...

  標(biāo)簽： FPGA TimeQues 靜態(tài)時(shí)序分析 Verilog HDL

  上傳時(shí)間： 2022-05-02

  上傳用戶(hù)：qdxqdxqdxqdx

• Verilog HDL那些事兒-整合篇 高清文字版，FPGA入門(mén)好書(shū)免費(fèi)下載

  資源簡(jiǎn)介：FPGA入門(mén)好書(shū)，分享一下，內(nèi)容講的深入淺出。

  標(biāo)簽： Verilog HDL FPGA

  上傳時(shí)間： 2022-07-23

  上傳用戶(hù)：xsr1983

• VerilogHDL那些事兒——整合篇免費(fèi)下載

  資源簡(jiǎn)介：筆者詳細(xì)的談?wù)撛S多在整合里會(huì)出現(xiàn)的微妙思路，如：如何把計(jì)數(shù)器/定時(shí)器整合在某個(gè)步驟里，從何提升模塊解讀性和擴(kuò)展性。此外，在整合篇還有一個(gè)重要的討論，那就是 for，while 和 do ... while 等循環(huán)。這些都是一些順序語(yǔ)言的佼佼者，可是在 Verilog HDL 語(yǔ)...

  標(biāo)簽： verilogl

  上傳時(shí)間： 2022-06-13

  上傳用戶(hù)：

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專(zhuān)輯類(lèi)-可編程邏輯器件相關(guān)專(zhuān)輯-96冊(cè)-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.pdf

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：vodssv

• 正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。免費(fèi)下載

  資源簡(jiǎn)介：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。

  標(biāo)簽： Verilog HDL 正

  上傳時(shí)間： 2015-06-16

  上傳用戶(hù)：xymbian

• Verilog HDL 華為入門(mén)教程.pdf 內(nèi)部資料免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL 華為入門(mén)教程.pdf 內(nèi)部資料

  標(biāo)簽： Verilog HDL 華為

  上傳時(shí)間： 2013-12-19

  上傳用戶(hù)：壞壞的華仔

• 兩篇基于MATLAB_SIMULINK直流電機(jī)調(diào)速系統(tǒng)模糊控制的建模與仿真,pdf的論文免費(fèi)下載

  資源簡(jiǎn)介：兩篇基于MATLAB_SIMULINK直流電機(jī)調(diào)速系統(tǒng)模糊控制的建模與仿真,pdf的論文

  標(biāo)簽： MATLAB_SIMULINK 直流電機(jī) 模糊控制

  上傳時(shí)間： 2013-12-21

  上傳用戶(hù)：pompey

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì) 210頁(yè) 18.0M.pdf免費(fèi)下載

  資源簡(jiǎn)介：可編程邏輯器件相關(guān)專(zhuān)輯 96冊(cè) 1.77GVerilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì) 210頁(yè) 18.0M.pdf

  標(biāo)簽：

  上傳時(shí)間： 2014-05-05

  上傳用戶(hù)：時(shí)代將軍

• 精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解 377頁(yè) 56.9M.pdf免費(fèi)下載

  資源簡(jiǎn)介：可編程邏輯器件相關(guān)專(zhuān)輯 96冊(cè) 1.77G精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解 377頁(yè) 56.9M.pdf

  標(biāo)簽：

  上傳時(shí)間： 2014-05-05

  上傳用戶(hù)：時(shí)代將軍

• 《Verilog HDL 硬件描述語(yǔ)言》免費(fèi)下載

  資源簡(jiǎn)介：·詳細(xì)說(shuō)明：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目????? 錄譯者序前言第1章?? 簡(jiǎn)介&n

  標(biāo)簽： nbsp Verilog HDL 硬件描述語(yǔ)言

  上傳時(shí)間： 2013-07-02

  上傳用戶(hù)：6404552

• Verilog HDL 入門(mén)教程免費(fèi)下載

  資源簡(jiǎn)介：本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。

  標(biāo)簽： Verilog HDL 入門(mén)教程

  上傳時(shí)間： 2013-05-16

  上傳用戶(hù)：mosliu

• Verilog HDL 數(shù)字設(shè)計(jì)教程(賀敬凱)免費(fèi)下載

  資源簡(jiǎn)介：　　Verilog HDL 數(shù)字設(shè)計(jì)教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 　　內(nèi)容簡(jiǎn)介：介紹了Verilog HDL語(yǔ)言，狀態(tài)機(jī)設(shè)計(jì)，仿真，還有好幾個(gè)可綜合設(shè)計(jì)的舉例，除了常見(jiàn)的，還有空調(diào)控制器的設(shè)計(jì)，飲料自動(dòng)售賣(mài)機(jī)的設(shè)計(jì)，AD采樣控...

  標(biāo)簽： Verilog HDL 數(shù)字設(shè)計(jì) 教程

  上傳時(shí)間： 2015-01-01

  上傳用戶(hù)：yare

• 設(shè)計(jì)與驗(yàn)證Verilog HDL（吳繼華）免費(fèi)下載

  資源簡(jiǎn)介：　　設(shè)計(jì)與驗(yàn)證Verilog HDL【作者：王誠(chéng)、吳繼華；出版社：人民郵電出版社】 　　本書(shū)以實(shí)例講解的方式對(duì)HDL語(yǔ)言的設(shè)計(jì)方法進(jìn)行介紹。全書(shū)共分9章，第1章至第3章主要介紹了Verilog HDL語(yǔ)言的基本概念、設(shè)計(jì)流程、語(yǔ)法及建模方式等。

  標(biāo)簽： Verilog HDL

  上傳時(shí)間： 2013-11-19

  上傳用戶(hù)：bjgaofei

• Verilog HDL是一種硬件描述語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個(gè)資料對(duì)你有用。

  標(biāo)簽： Verilog HDL 硬件描述語(yǔ)言

  上傳時(shí)間： 2015-09-02

  上傳用戶(hù)：zhaoq123

• Verilog HDL硬件描述語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL硬件描述語(yǔ)言，徐振林編著。pdf格式。

  標(biāo)簽： Verilog HDL 硬件描述語(yǔ)言

  上傳時(shí)間： 2014-12-04

  上傳用戶(hù)：tianyi223

• 這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)免費(fèi)下載

  資源簡(jiǎn)介：這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌 HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。

  標(biāo)簽： Verilog HDL 華為 培訓(xùn)教程

  上傳時(shí)間： 2016-05-20

  上傳用戶(hù)：it男一枚

• 給大家上傳一本非常好的關(guān)于verilog-hdl的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于verilog-hdl的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第九章---結(jié)構(gòu)建模

  標(biāo)簽： verilog-hdl 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶(hù)：lacsx

• 100多例Verilog HDL 經(jīng)典編程免費(fèi)下載

  資源簡(jiǎn)介：100多例Verilog HDL 經(jīng)典編程，很適合Verilog初學(xué)者，我把它轉(zhuǎn)換成pdf格式。

  標(biāo)簽： Verilog 100 HDL 編程

  上傳時(shí)間： 2014-09-02

  上傳用戶(hù)：gxf2016

• 中文名稱(chēng)為：硬件描述語(yǔ)言 Verilog（第四版）。講解Verilog HDL的經(jīng)典圖書(shū)。Thomas和Moorby編著免費(fèi)下載

  資源簡(jiǎn)介：中文名稱(chēng)為：硬件描述語(yǔ)言 Verilog（第四版）。講解Verilog HDL的經(jīng)典圖書(shū)。Thomas和Moorby編著，內(nèi)容涵蓋了:行為建模、并發(fā)進(jìn)程、邏輯級(jí)建模、高級(jí)時(shí)序、邏輯綜合、行為綜合等方面的內(nèi)容。通讀此書(shū)后，不需要再讀其他的verilog書(shū)籍。

  標(biāo)簽： Verilog verilog Thomas Moorby

  上傳時(shí)間： 2014-01-07

  上傳用戶(hù)：pompey

• Verilog HDL權(quán)威教程免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL權(quán)威教程，建模實(shí)例及語(yǔ)法參考和其他論題

  標(biāo)簽： Verilog HDL 教程

  上傳時(shí)間： 2017-04-05

  上傳用戶(hù)：王者A

• 包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費(fèi)下載

  資源簡(jiǎn)介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時(shí)間： 2013-12-21

  上傳用戶(hù)：yyq123456789

• FPGA建模篇免費(fèi)下載

  資源簡(jiǎn)介：建模篇：可進(jìn)行Verilog語(yǔ)言基礎(chǔ)性認(rèn)識(shí)，快速提升FPGA設(shè)計(jì)能力

  標(biāo)簽： FPGA

  上傳時(shí)間： 2020-07-20

  上傳用戶(hù)：

• FPGA那些事兒--Modelsim仿真技經(jīng)典學(xué)習(xí)開(kāi)發(fā)設(shè)計(jì)經(jīng)驗(yàn)書(shū)籍免費(fèi)下載

  資源簡(jiǎn)介：FPGA那些事兒--Modelsim仿真技巧REV6.0，經(jīng)典Modelsim學(xué)習(xí)開(kāi)發(fā)設(shè)計(jì)經(jīng)驗(yàn)書(shū)籍-331頁(yè)。前言筆者一直以來(lái)都在糾結(jié)，自己是否要為仿真編輯相關(guān)的教程呢？一般而言，Modelsim 等價(jià)仿真已經(jīng)成為大眾的常識(shí)，但是學(xué)習(xí)仿真是否學(xué)習(xí)Modelsim，筆者則是一直保持保留的態(tài)...

  標(biāo)簽： FPGA Modelsim

  上傳時(shí)間： 2022-05-02

  上傳用戶(hù)：

• 數(shù)字電路設(shè)計(jì)與Verilog HDL免費(fèi)下載

  資源簡(jiǎn)介：本書(shū)首先概述了數(shù)字集成電路發(fā)展的歷史與未來(lái)，指出了硬件描述語(yǔ)言 ( HDL) 在設(shè)計(jì)數(shù)字電路中所起的作用，并系統(tǒng)概要地講解了Verilog HDL的語(yǔ)法要點(diǎn)。在此基礎(chǔ)上，本書(shū)以 Verilog HDL為工具,介紹了幾種描述電路的方法與技巧， 列舉了幾個(gè)典型電路的描述實(shí)例， ...

  標(biāo)簽： 數(shù)字電路設(shè)計(jì) Verilog HDL

  上傳時(shí)間： 2022-07-11

  上傳用戶(hù)：

• Verilog-HDL的數(shù)字系統(tǒng)設(shè)計(jì)入門(mén)教程CPLD篇免費(fèi)下載

  資源簡(jiǎn)介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識(shí)，而不是為了講解 Verilog HDL語(yǔ)言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語(yǔ)法知識(shí)和編程思想，我也寫(xiě)過(guò)一個(gè)關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5iFPG...

  標(biāo)簽： Verilog-HDL 數(shù)字系統(tǒng) cpld

  上傳時(shí)間： 2022-07-18

  上傳用戶(hù)：

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶(hù)：eeworm

• 精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡(jiǎn)介：精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶(hù)：eeworm