16位加法器,需要的拿去,經仿真試驗成功的
資源簡介:16位加法器的流水線計算,verilog代碼,用于FPGA平臺。
上傳時間: 2013-12-18
上傳用戶:維子哥哥
資源簡介:16位加法器,需要的拿去,經仿真試驗成功的
上傳時間: 2016-01-30
上傳用戶:waizhang
資源簡介:高達16位加法器的實現,工作環境在ISE,modesim,該例程較為詳細!
上傳時間: 2014-06-19
上傳用戶:小寶愛考拉
資源簡介:11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序
上傳時間: 2015-05-13
上傳用戶:我們的船長
資源簡介:基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊
上傳時間: 2014-01-07
上傳用戶:yyyyyyyyyy
資源簡介:8位加法器的原代碼,主要內容下載看了就知道
上傳時間: 2013-12-16
上傳用戶:思琦琦
資源簡介:verilog實現16*16位乘法器,帶測試文件
上傳時間: 2013-12-18
上傳用戶:天誠24
資源簡介:32位加法器組成原理課程設計,串行進位完成,希望對大家有幫助
上傳時間: 2014-01-07
上傳用戶:refent
資源簡介:為了縮短加法電路運行時間,提高FPGA運行效率,利用選擇進位算法和差額分組算法用硬件電路實現32位加法器,差額分組中的加法單元是利用一種改進的超前進位算法實現,選擇進位算法可使不同的分組單元并行運算,利用低位的運算結果選擇高位的進位為1或者進位為...
上傳時間: 2013-12-19
上傳用戶:jshailingzzh
資源簡介:8位加法器和減法器設計實習報告
上傳時間: 2013-10-22
上傳用戶:sjyy1001
資源簡介:超前進位加法器的設計
上傳時間: 2013-10-19
上傳用戶:shen_dafa
資源簡介:VHDL實現的超前進位加法器
上傳時間: 2015-03-04
上傳用戶:leehom61
資源簡介:大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘,數碼顯示,74ls138,8,4位計數器,d,rs觸發器,加法器,交通燈等,此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
上傳時間: 2013-12-23
上傳用戶:qiaoyue
資源簡介:這是用vhdl編寫的四位加法器,請多指教
上傳時間: 2013-12-12
上傳用戶:yepeng139
資源簡介:基于maxplus2的八位加法器,已經通過仿真
上傳時間: 2014-01-19
上傳用戶:cc1
資源簡介:N位加法器源代碼,通用的,通過xilinx驗證,希望對大家有用。
上傳時間: 2015-06-06
上傳用戶:zhangzhenyu
資源簡介:超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間: 2015-06-12
上傳用戶:希醬大魔王
資源簡介:實現四位加法器的VHDL代碼,里面含有全加器的代碼
上傳時間: 2013-12-22
上傳用戶:stvnash
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:VHDL——N位加法器設計
上傳時間: 2013-12-20
上傳用戶:壞壞的華仔
資源簡介:四位加法器,用OrCAD完成,可用于八位乃至十六位加法器的設計原型
上傳時間: 2015-09-07
上傳用戶:jcljkh
資源簡介:介紹8位加法器、分頻電路、數字秒表的PPT,帶源碼,解釋詳細,一步一步學習,是學習VHDL的好
上傳時間: 2013-12-23
上傳用戶:Divine
資源簡介:十六位超前進位加法器,Verilog HDL
上傳時間: 2015-09-21
上傳用戶:wff
資源簡介:8位加法器VHDL 8位加法器VHDL 8位加法器VHDL
上傳時間: 2014-01-11
上傳用戶:qq521
資源簡介:VHD設計實例8位加法器的設計分頻電路數字秒表的設計
上傳時間: 2014-08-10
上傳用戶:yyq123456789
資源簡介:一個超前進位加法器的Verilog實現,內含測試文件,可以綜合,非常有參考價值
上傳時間: 2014-01-04
上傳用戶:stella2015
資源簡介:用Verilog語言實現了一個8bit的超前進位加法器,其中包括測試文件。
上傳時間: 2013-12-19
上傳用戶:alan-ee
資源簡介:超前進位加法器得VHDL實現小點資料代碼
上傳時間: 2016-02-06
上傳用戶:gaojiao1999
資源簡介:實現簡單十六位加法器及測試程序 的verilog代碼
上傳時間: 2014-08-11
上傳用戶: