clk4 時鐘分頻設計用于FPGA入門設計
資源簡介：clk4 時鐘分頻設計用于FPGA入門設計
上傳時間： 2017-04-08
上傳用戶：qazxsw
資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。
上傳時間： 2013-08-10
上傳用戶：zxh122
資源簡介：寫給小白們的FPGA入門設計實驗，包括各種入門資料
上傳時間： 2013-10-14
上傳用戶：jichenxi0730
資源簡介： 寫給小白們的FPGA入門設計實驗： 1. 寫在前面的話 ?? 2 2. Lab 1 ： LCD1602 字符顯示設計? 3 2.1. 摘要 2.2. 內容 2.3. 程序 2.4. 結果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設計 3...
上傳時間： 2013-11-05
上傳用戶：silenthink
資源簡介：寫給小白們的FPGA入門設計實驗，包括各種入門資料
上傳時間： 2013-12-08
上傳用戶：haiya2000
資源簡介： 寫給小白們的FPGA入門設計實驗： 1. 寫在前面的話 ?? 2 2. Lab 1 ： LCD1602 字符顯示設計? 3 2.1. 摘要 2.2. 內容 2.3. 程序 2.4. 結果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設計 3...
上傳時間： 2013-11-07
上傳用戶：zzbbqq99n
資源簡介：這是用VHDL 語言編寫的參數可以直接設置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、VHDL設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進行。
上傳時間： 2014-01-25
上傳用戶：凌云御清風
資源簡介：該程序用VHDL硬件描述語言編寫而成,已調試通過,程序運行后可實現三分頻,這樣就用軟件設計代替了硬件設計,方便,穩定,不需要硬件調試!
上傳時間： 2013-12-24
上傳用戶：huyiming139
資源簡介：VHD設計實例8位加法器的設計分頻電路數字秒表的設計
上傳時間： 2014-08-10
上傳用戶：yyq123456789
資源簡介：時鐘分頻電路實現精講(19 pages)——意法半導體
上傳時間： 2013-12-05
上傳用戶：alan-ee
資源簡介：實用的任意時鐘分頻Verilog代碼 可以任意分頻的！
上傳時間： 2016-12-27
上傳用戶：watch100
資源簡介：VHDL描述的時鐘分頻電路，用途廣...
上傳時間： 2013-12-15
上傳用戶：極客
資源簡介：VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。
上傳時間： 2017-07-21
上傳用戶：cylnpy
資源簡介：該程序是用VHDL語言實現的時鐘分頻程序，可以把高頻時鐘信號分成低頻時鐘信號，便于實際應用。
上傳時間： 2017-08-19
上傳用戶：wcl168881111111
資源簡介：一個時鐘分頻模塊,in verilog hdl
上傳時間： 2013-12-19
上傳用戶：笨小孩
資源簡介：verilog編程ps2接口設計,基于FPGA的設計
上傳時間： 2013-12-23
上傳用戶：diets
資源簡介：本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入...
上傳時間： 2013-07-10
上傳用戶：kennyplds
資源簡介：本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。 論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入...
上傳時間： 2013-07-29
上傳用戶：hwl453472107
資源簡介：基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁
上傳時間： 2017-03-31
上傳用戶：腳趾頭
資源簡介：用以實現信號的任意分頻，用于信號的精確分頻
上傳時間： 2016-05-31
上傳用戶：小眼睛LSL
資源簡介：使用VHDL語言產生4M分頻，用于描述硬件功能
上傳時間： 2017-07-11
上傳用戶：龍飛艇
資源簡介：vhdl實現任意分頻，在FPGA上測試成功，只需修改一個變量即可實現任意分頻
上傳時間： 2014-01-16
上傳用戶：ccclll
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：用于FPGA的N+0.5分頻代碼，可以用來進行非整數分頻！
上傳時間： 2013-08-06
上傳用戶：weixiao99
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2015-01-02
上傳用戶：oooool
資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
