破解進位專家，破解封包必須物品。請大家看看。
資源簡介：破解進位專家，破解封包必須物品。請大家看看。
上傳時間： 2017-06-13
上傳用戶：hewenzhi
資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...
上傳時間： 2013-12-19
上傳用戶：jshailingzzh
資源簡介：超前進位加法器的設計
上傳時間： 2013-10-19
上傳用戶：shen_dafa
資源簡介：VHDL實現的超前進位加法器
上傳時間： 2015-03-04
上傳用戶：leehom61
資源簡介：超長整數運算相關——《進位制的高階擴展》
上傳時間： 2013-12-24
上傳用戶：jichenxi0730
資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
資源簡介：這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.
上傳時間： 2013-11-30
上傳用戶：gxf2016
資源簡介：這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.
上傳時間： 2014-01-03
上傳用戶：klin3139
資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序
上傳時間： 2015-05-13
上傳用戶：我們的船長
資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間： 2015-06-12
上傳用戶：希醬大魔王
資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間： 2013-12-17
上傳用戶：ynwbosss
資源簡介：計算機組成原理的實驗報告,包括 實驗四 基本模型機設計與實現,實驗一 運算器實驗 （一） 算術邏輯運算器 實驗一 運算器實驗 （二） 進位控制實驗 實驗一 運算器實驗 （三） 移位運算器實驗 實驗二 半導體存儲器原理實驗實驗三 微程序控制器實驗 包括...
上傳時間： 2014-01-06
上傳用戶：zhangzhenyu
資源簡介：十六位超前進位加法器，Verilog HDL
上傳時間： 2015-09-21
上傳用戶：wff
資源簡介：模型機綜合設計——帶進位運算指令的實現1、通過使用軟件HKCPT的聯機方式實現和脫機方式實現。 2、通過微單步、單拍調試，分析微指令時序和數據流程。
上傳時間： 2014-01-18
上傳用戶：qq1604324866
資源簡介：模型機綜合設計——不帶進位的與或運算指令的實現 1、通過使用軟件HKCPT的聯機方式實現和脫機方式實現。 2、通過微單步、單拍調試，分析微指令時序和數據流程。
上傳時間： 2015-11-08
上傳用戶：zhoujunzhen
資源簡介：這是一個簡單的進位制轉換程序，它的功能是可以把任何進位制的數字轉換成十進位制。
上傳時間： 2015-11-24
上傳用戶：coeus
資源簡介：多進位二進制轉8421BCD，具體實現是根據設計文檔中的內容設計的
上傳時間： 2014-11-30
上傳用戶：cjf0304
資源簡介：一個超前進位加法器的Verilog實現，內含測試文件，可以綜合，非常有參考價值
上傳時間： 2014-01-04
上傳用戶：stella2015
資源簡介：用Verilog語言實現了一個8bit的超前進位加法器，其中包括測試文件。
上傳時間： 2013-12-19
上傳用戶：alan-ee
資源簡介：超前進位加法器得VHDL實現小點資料代碼
上傳時間： 2016-02-06
上傳用戶：gaojiao1999
資源簡介：P43.0處理器窮舉破解12位密碼要165.23萬年
上傳時間： 2013-12-24
上傳用戶：lijianyu172
資源簡介：在ISE下用verilog開發的16位進位現行加法器
上傳時間： 2013-12-17
上傳用戶：維子哥哥
資源簡介：六十進制計數器.電子萬年歷是計數器的應用之一.年由月的十二進制計數器進位+1得到.月是日的三十進制計數器進位+1得到.日是小時的二十四進制計數器進位+1得到.小時是分的六十進制計數器進位+1得到.分是秒的六十進制計數器進位+1得到.本程序基于VHDL.其開發環境...
上傳時間： 2014-11-29
上傳用戶：13215175592
資源簡介：NOKIA一位專家寫的WCDMA教程.對于想入門3G的很有幫組
上傳時間： 2014-09-09
上傳用戶：stewart·
資源簡介：微機原理課程設計報告 課題六：數字鬧鐘 1. 通過8253定時器產生秒脈沖定時中斷。在中斷服務程序中實現秒、分、小時的進位（24小時制）。 2. 將當前時分秒在七段LED顯示器上顯示（如：091132）。 3. 可設置鬧鐘的時間當前值（對準時間）,設置鬧鈴時間,鬧鈴...
上傳時間： 2016-04-17
上傳用戶：chens000
資源簡介：8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位
上傳時間： 2016-04-25
上傳用戶：王小奇
資源簡介：本程序完成帶進位輸入輸出的四位二進制加法運算，編程思想采用真值表轉換成布爾方程式，利用循環語句將一位全加器編為四位加法器。
上傳時間： 2014-01-16
上傳用戶：日光微瀾
資源簡介：兩個4bit超前進位加法器實現8bit加法器
上傳時間： 2016-06-20
上傳用戶：zhaiye
資源簡介：4bit ALU（運算邏輯單元）的設計 給出了此次設計alu的輸入輸出結構及相應的位數。其中C0是一位的進位輸入，A和B分別是4位的數據輸入，S0、S1、M分別為一位的功能選擇輸入信號；Cout是一位的進位輸出，F是4為的運算結果輸出。
上傳時間： 2013-12-09
上傳用戶：sevenbestfei
資源簡介：用VHADL和Verilog HDL實現帶進位的8位加減法器。
上傳時間： 2016-07-12
上傳用戶：bruce
